写在前面:本文是作者平常学习和工作中记录的一些笔记,有些零碎,但是很有用，主要是从原理的角度阐述了PSpice仿真中的收敛性，以及应对仿真不收敛的方法。适合使用PSpice仿真很久并且碰到过较多问题的高手! 注意：有些东西是最原始的spice语言的，在OrCAD PSpice中不一定有相应的选项。 By: Michael Wang 2010年12月17 简介 PSpice在设定的仿真次数内，如果不能得到满足精度要求的解，就会出现收敛性问题，该问题可能有两大类原因导致：第一：容许的仿真次数太少或者仿真精度要求太高。第二：电路方程本身无解。针对不同的仿真类型，都会有一些问题的探讨和分析以及相应的应对策略。 DC分析： 在PSpice执行一些定制的仿真前，首先执行DC工作点分析，PSpice通过特定数量的迭代得到DC静态工作点，否则PSpice会有电路不收敛的提醒，并且退出仿真程序。默认收敛限定描述如下：.options ITL1=100 如果不收敛，上式中的ITL1可以增加到大于50
