1. 实验目的1.通过此实验让用户进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VHDL的编程方法，熟悉以Herilong HDL文件为顶层模块的设计。 2.学习和体会分支条件语句casc的使用方法及FPGA I/O口的输出控制。2. 实验内容SmartSOPC实验箱上有8个按键KEY1KEY8和8个发光二极管LED1LED8。在SmartSOPC实验箱上KEY1KEY8通过跳线JP6的LED1LED8分别于芯片的121124、143、141、158、和156引脚相连。本实验的内容是要求在SmartSOPC实验箱上完成对8个键盘KEY1KEY8进行监控，一旦有键输入判断其键值，并点亮相应的发光二极管，如若KEY3按下，则点亮LED1LED3发光管并且在放开时也能保持亮的状态。3. 实验原理FPGA的所有I/O控制块允许每个I/O引脚单独置为输入口，不过这种配置是系统自动完成的，一旦该I/O口被设置为输入口使用时，该 I/O控制模块将直接使三态缓冲区的控制端接地，使得该 I/O引脚对外呈高阻态，这样改 I/O引脚即可用作专用输入
