中山大学南方学院电子信息与软件学院EDA原理与应用课程设计指导设计目的通过具体的电路熟悉并实践CMOS VLSI版图的设计流程。设计背景用0.5um/5V（5V的器件最小器件的栅极长度L为0.5um）的CMOS工艺实现以下的逻辑表达式。电源电压为2.5V，输出端要求驱动一个0.3pF的负载电容。设计内容一 组合逻辑门-静态互补CMOS组合逻辑门或非再生电路（或时序电路）在任意时刻，输入和输出之间服从一个特定的布尔表达式。静态互补CMOS是使用最广泛的逻辑类型。它是由上拉网络和下拉网络组合而成，实际上就是静态CMOS反相器扩展为N个输入。静态CMOS门是上拉网络PUN和下拉网络PDN的组合，如图所示。N个输入的逻辑门，它的所有输入都同时分配到上拉和下拉网络，PUN的作用是每当逻辑门的输出逻辑“1”时（取决于输入），它将提供一条在输出和VDD之间的通路，同样，PDN的作用是当逻辑门的输出逻辑“0”时，把输出连至GND。PUN和PDN网络是以相互排斥的方式构成的，即在稳定时，两个网络中有且只有一个导通，这样一旦瞬态过程完成，总有一条路径存
