1、 一、简答题（共 30 分） 1、将二进制数 (11.001)2 转换为等值的十六进制数。（ 3 分） 2、将函数式 Y L M M N N L 化为最小项之和的形式。（ 3 分） 3、试分析图示 CMOS 逻辑门电路，写出 Y 的 逻辑表达式。 （ 3 分） 4、 CPLD 与 FPGA 中，哪种断电后配置数据丢失？哪种采用查找表结构？哪种具有加密性？（ 3 分） 5下图是一个数模转换器（ DAC），它的转换误差主要有比例系数误差、漂移误差、非线性误差。试说明这三类 转换误差 的 产生原因。（ 3 分） 6、在 CMOS 电路中有时采用 下 图所示的扩展功能用法，写出 Y 的逻辑式。已知序号
2、 电源电压 10DDVV ，二极管的正向导通压降为 0.7V。（ 5 分） ABCDEFR 1 1YV DD7、 下图是 74161 芯片 接成的计数器 。请说出下图是多少进制计数器，并画出状态图。（ 5 分） 8、 画出下图电路在一系列 CP 信号作用下 Q1 ,Q2, Q3 端输出的波形。触发器均为边沿触发结构， Q1 ,Q2, Q3 的 初始状态均为 0。 （ 5 分） 1J C1 1K 1J C1 1K 1J C1 1K CP 1 1 Q1 Q2 Q3 二、分析计算题（共 70 分，每题 10 分） 1、用卡诺图把式 Y A B A C B C 化简为最简与或式，然后用与非门实现，最后
3、画出逻辑电路图。（ 10 分） 2、 分析 下 图 的 时序电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图 ，说出电路实现的 功能。 A 为 输入逻辑变量。 （ 10 分） t t t t Q1 CP Q2 Q3 1 DC lUSE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY test2 IS PORT(clk,clr : IN STD_LOGIC; Q : OUT STD_LOGIC_VECTOR(3 downto 0); （ 1） END test2; ARCHITECTURE tes
4、t2 OF test2 IS SIGNAL count_4 : STD_LOGIC_VECTOR(3 downto 0); （ 2） BEGIN Q=count_4; PROCESS(clk, clr) BEGIN IF (clr=1) THEN count_4 = “0000“; ELSIF (clk EVENT AND clk=0) THEN （ 3） IF(count_4=“1001“) THEN count_4=“0000“; ELSE count_4=count_4 + 1; （ 4） END IF; END IF; END PROCESS; END test2; 7、 完成 VHD
5、L 程序，以实现状态转换图所描述的电路功能，要求用双进程有限状态机描述，同时电路带有异步复位端。（ 10 分） LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY machine IS PORT ( CP, rst: IN STD_LOGIC; C : OUT STD_LOGIC); END machine; ARCHITECTURE a of machine IS TYPE ( ); SIGNAL current_st,next_st: mstate; BEGIN PROCESS (CP,rst) BEGIN END PROCESS; PROC
6、ESS (current_st) BEGIN CASE current_st IS WHEN 0 010S 0 S 1 S 2 S 3END CASE; END PROCESS; END a; 试 卷 答 案 宁波大学 2011 / 2012 学年 第 一 学期考试卷（ B） 课号： 101G03H 课名： 数字电子技术 一 、 简答题（共 30 分） 1、 将二进制数 (11.001)2 转换为等值的十六进制数。（ 3 分） 答： (11.001)2=(3.2)16 （ 3 分） 2、 将函数式 Y L M M N N L 化为最小项之和的形式。（ 3 分） 答： Y = L M + M N
7、 + N LL M N + L M N + L M N + L M N + L M N + L M N （ 3 分） 3、 试分析图示 CMOS 逻辑门电路，写出 Y 的 逻辑表达式。 （ 3 分 ） 答： Y=A+B=AB （ 3 分） 4、 CPLD 与 FPGA 中，哪种断电后配置数据丢失？哪种采用查找表结构？哪种具有加密性？（ 3 分） 答： FPGA 断电后，器件中的配置数据自动丢失 FPGA 采用基于 SRAM 工艺的查表结构 CPLD 具有加密性能，而 FPGA 不可加密 （每点 1 分） 5、 下图是一个数模转换器（ DAC），它的转换误差主要有比例系数误差、漂移误差、非线性误
8、差。试说明这三类转换误差 的 产生原因。（ 3 分） 答：比例系数误差：主要是由基准电压 VREF和运算放大器增益不稳定造成的 漂移误差：漂移误差是由运算放大器的零点漂移造成的； 非线性误差：模拟开关的导通内阻、导通压降不等于零，电阻阻值偏差引起。（每点1 分） 6、 在 CMOS 电路中有时采用 下 图所示的扩展功能用法，写出 Y 的逻辑式。已知电源电压 10DDVV ，二极管的正向导通压降为 0.7V。（ 5 分） 1DC l&1DC l& &C PFF1FF2AYQ1Q2答 ： Y A B C D E F （ 5 分） 7、 下图是 74161 芯片 接成的计数器 。请说出下图是多少进制
9、计数器，并画出状态图。（ 5 分） 答：图示电路为十进制计数器（ 2 分），根据 74161 功能表知，电路采用同步置数，其电路状态转换图为： 0 1 1 0 0 1 1 1 1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1C P （ 3 分） 8、 画出下图电路在一系列 CP 信号作用下 Q1 ,Q2, Q3 端输出的波形。触发器均为边沿触发结构， Q1 ,Q2, Q3 的 初始状态均为 0。 （ 5 分） 答：电路输出波形为： C PtQ 1tQ 2tQ 3t（ 5 分） 二、分析计算题（共 70 分） 1、 用卡诺图把式 Y A B AC BC 化简为最简与或式，然后用与非门实现，最后画出逻辑电路图。（ 10 分） 解：化简的卡诺图为 ：
