1、 1 电子线路分析与实践 2 期末复习辅导 2010 年 10 月 练习题 一、填空题 1.(11011)2 =（ _27_） 10 2.8421BCD 码的 1000 相当于十进制的数值 8 。 3格雷码特点是任意两个相邻的代码中有 _一 _位二进制数位不同。 4逻辑函数的反演规则指出，对于任意一个函数 F，如果将式中所有的 _0 和 1_互换， _与和或 _互换， _原变量和反变量 _互换，就得到 F 的反函数 F。 5二极管的单向导电性是外加正向电压时 导通 ，外加反向电压时 截止 。 6晶体三极管作开关应用时一般工作在输出特性曲线的 截止 区和 饱和 区。 7 TTL 三态门的输出有三
2、种状态：高电平、低电平和 高阻 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 上拉电阻 和 电源 。 9 一个 2 线 4 线译码器，其输入端的数目与输出端数目相比较，后者较 多 。 10 输出 n 位代码的二进制编码器，一般有 _2n_个输入信号端。 11全加器 是指能实现两个加数和 _进位 _三数相加的算术运算逻辑电路。 12 时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出原始状 态 有关。 13 与非门构成的基本 RS 锁存器的特征方程是 S+ nQR ，约束条件是 SR=0 。 14 时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 同步时序逻辑
3、电路 和 异步时序逻辑电路 。 15 JK 触发器当 J=K=_1_时，触发器 Qn+1=Qn。 16用 555 定时器构成的 多谐振荡器 ，若充放电回路中 有 电阻、电容，则该 多谐振荡器 形成的脉冲 周期 T_0.7（ R1+2R2） C_。 17 A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18 根据 D/A 转换器分辨率计算方法， 4 位 D/A 转换器的分辨率为 6.7% 。 19 DAC 的转换精度包括 分辨率 和 转化 精度 。 20 为使采样输出信号不失真地代表输入模拟信号，采样频率 fs 和输入模拟信号的最高频率fimax的关系是 fs=2fimax
4、 。 21 在 A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样 。 22 在 A/D 转换中，用二进制码表示指定离散电平的过程称为 编码 。 23 CPLD 的含义是 复杂可编程逻辑 器件 。 1. 十进制数 85 转换为二进制数为 （ D ） A 1001011 B 1010011 C 1100101 D 1010101 2. 二进制数 11011 转换为十进制数为 （ B ） A 32 B 27 C 64 D 128 4. 8421BCD 码 110011 001 表示十进制为 （ A ） 2 A 33.2 B 51.0125 C 63.2 D 51.2
5、5在下列一组数中，与 2)111001( 相等的数是（ C ） A 16)34( B（ 65） 8 C 10)57( 6下列数码均代表十进制数 6，其中按余 3 码编码的是 ( C ) A 0110； B 1100； C 1001 7 “异或”逻辑与以下哪种逻辑是非的关系 ( C ) A“与” 逻辑 B“或” 逻辑 C “ 同或”逻辑 8 cbcbF 1 与 cbbcF 2 两函数的关系为 ( C ) A 相同 B对偶 C反函数 9. n 个变量，有多少个最小项 ( A ) A 2n B 2n C n 10. 利用三极管的截止状态和什么状态实现开关电路的断开和接通（ C ） A放大 状态 B击
6、穿 状态 C饱和 状态 D 导通 状态 11. TTL 门电路是采用以下什么设计的门电路 （ A ） A 双极型三极管 B 单极型 MOS 管 C二极管 D三态门 14.逻辑电路的分析任务是（ D ） A给定功能，通过一定的步骤设计出电路 B研究电路的可靠性 C研究电路如何提高速度 D给定电路，通过一定的步骤说明电路的功能 15.组合逻辑电路不含有（ A ） A记忆能力的器件 B门电路和触发器 C门电路 D运算器 16. 常用的一种 3-8 线译码器是（ B ） A 74148 B 74138 C 7448 D 74151 17.74138 是（ B ） A时序逻辑 器件 B组合逻辑 器件 C
7、定时 器件 D整形 器件 18.共阳型 七段数码管各段点亮需要 ( C ) A高电平 B接电源 C低电平 D接公共端 19. 由门电路组成的全加器是 ( B ) A时序逻辑器件 B组合逻辑器件 C脉冲逻辑器件 D以上答案都不正确 20. TTL 门电路的工作电源一般是 （ B ） A 25 v B +5V C 3V 18V 22.输入 100Hz 脉冲信号，要获得 10HZ的输出脉冲信号需要用多少进制计数器实现（ B ） A 100 进制 B 10 进制 C 50 进制 D 5 进制 23.时序逻辑电路设计的任务是（ A ） A给定功能，通过 一定的步骤设计出时序电路 B研究电路的可靠性 C研
8、究电路如何提高速度 D给定电路，通过一定的步骤说明电路的功能 24.计数器是（ A ） A时序逻辑 器件 B组合逻辑 器件 C定时 器件 D整形 器件 25.以下何种电路具有记忆能力（ C ） A门 电路 B组合逻辑 电路 C时序逻辑 电路 D多谐振荡 电路 26.时序逻辑电路一般可以分两类，即（ C ） A组合逻辑电路和时序逻辑电路 B门电路和触发器 C同步型和异步型 D模拟电路和数字电路 3 28时序逻辑电路通常由门电路和（ A ）组成。 A 存储电路 B寄存器 C译码器 29.利用定时器 555 可以设计实现 （ B ） A全加器 B多谐振荡器 C寄存器 D译码器 三、判断题 1.842
9、1BCD 码是二 十进制码。（ D ） 2.与逻辑是至少一个条件具备事件就发生的逻辑 。 ( C ) 3.L 等于 A 和 B 的异或，其表达式是 L=A+B。 ( C ) 4.“同或”逻辑功能是两个输入变量 A、 B 相同时，输出为 1； A、 B 不同时，输出为 0。 ( D ) 6.三态与非门的三个输出状态分别是高电平、低电平和接地状态。（ C ） 7.OC 门实现“线与”时必须要加上拉电阻。（ D ） 8.74LS 是 TTL 低功耗肖特基系列产品。（ D ） 9.实现两个一位二进制相加产生和数及进位数的电路称为全加器。（ C ） 10.实现两个一位二进制数和低位进位数相加产生和数及进
10、位数的电路称为半加器。 (C ) 11.译码器的输入端是特定的输入信号 ，输出端是二进制代码。（ C ） 13.基本 RS 触发器具有“不定”问题。 ( D ) 14.JK 触发器有保持功能，但无翻转功能。（ C ） 15.逻辑器件 74161 是集成寄存器。（ C ） 16.计数器不能作为分频器。（ C ） 17.对于 TTL 门电路来说，如果输入端悬空即代表输入低电平。（ C ） 18.ADC 是将数字信号转换成模拟信号的转换电路。（ C ） 19.集成 D/A 转换器中，集成度是描述其性能参数的重要指标之一。（ C） 20.D/A 转换器的位数越多，转换精度越高。（ D ） 21.双 积
11、分型 A/D 转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（ D ） 22.某 CD 音乐的频率范围是 0.0220.0KHz， A/D 转换进行采样时，则采样频率可选择50.7KHz。（ D） 四、分析、设计、化简题 （一） 将下列逻辑函数化简成最简与或表达式。 （ 1） ADAA B DABF 1 F1= A+AD ）， 1513875410(),(2 mDCBAF F2=AC+BD+BCD （ 2） CBACCBAF 1 F1=B+C ）， 15131087520(),(2 mDCBAF F2=BD+BD （二） SSI 逻辑电路的分析 1.分析组合逻辑电路图，写出 F 的
12、逻辑函数表达式。 F=(A+B)(A B)C) 1 =1 & EN A B C F 4 2分析下图，试写出 F 的表达式，并说明逻辑电路的功能。 F1=AB F2=AB F3 =A B 实现的是半加器的功能。 （三） 译码器 的应用 1 试用 74LS138 和门电路 实现逻辑函数 F = AB + AC + BC 译码器的示意图和功能表达式如下：选通时， S1 1， S2 S3 0；输出低电平有效。 2下图为 3 线 8 线译码器 74LS138 的方框图。 图中 三个允许端 S1=1、 2S = 3S =0 时， 译码器才能正常译码；输入端的输入代码 顺序为 A2 A1 A0 ；输出端 0
13、Y 7Y 输出低电平有效。 试用此二进制译码器和与非门实现函数 )( CBAA B CY ，要求画出连线图。 （四）触发器的应用 1触发器电路如下图所示，试根据图中 CP、 A 的波形，对应画出输出端 Q 的波形，并写出 Q 的状态方程。设触发器的初始状态均为 0。 2触发器电路如下图所示，试根据图中 CP、 D 的波形，对应画出输出端 Q 的波形，并写出 Q 的状态方程。设触发器的初始状态均为 0。 1 & 1 1 & A B F1 F1 F2 F1 F3 F1 A2 A1 A0 76543210 YYYYYYYY 74LS138 1S 2S 3S 1J C1 1K “1” A CP Q C
14、P ACP DD CP 1D C1 A2 A1 A0 76543210 YYYYYYYY 74LS138 1S 2S 3S 5 （五）计数器的应用 1 已知 74LS161 是同步四位二进制加法计数器，计数器功能见下表，试用置数法构成七进制加法计数器，要求写出 LD 的表达式；画出连线图。 2 已知 74LS161 是同步四位二进制加法计数器，其功能表如表所示。试分析图电路为几进制计数器，要求（ 1）写出 LD 的表达式；（ 2）指出进制数；（ 3）画出状态转换图。 （六） DA 转换器的应用 十位的 D/ A 电路如下图所示，当 R f 2R ， VREF = 5V，若电路的输入数字量 D9
15、 D8 D7 D6D5D4D3D2D1D0 时 =0000110001，试求：输出电压为多少？ 74LS161 的功能表 CP CR LD CTT CT P 工作状态 0 清零 1 0 预置数 1 1 0 1 保持（包括 C 状态） 1 1 0 保持（ C=0） 1 1 1 1 计数 74LS161 的功能表 CP CR LD CTT CT P 工作状态 0 清零 1 0 预置数 1 1 0 1 保持（包括 C 状态） 1 1 0 保持（ C=0） 1 1 1 1 计数 & Q 0 Q1 Q2 Q3 CR LD CP 74LS161 OC CTT CT P D0 D1 D2 D3 1 1 Q
16、0 Q1 Q2 Q3 RD LD CP 74LS161 OC CTT CT P D0 D1 D2 D3 -+fRR2RE FV9D8D0D 1 ovR2 R2 R2 R2RMSB ）（ ）L S B（6 练习题参考答案 一、填空题 1 27 2 8 3循环 一 4与或运算 0、 1 原变量、反变量； 5导通 截止； 6饱和 截止； 7高阻 8 OC 上拉电阻 电源 9多 10 2n； 11 (低位 )进位信号 ； 12. 当前输入状态 输出的原始状态 13 S+ nQR RS=0 14. 同步时序电路 异步时序电路 15 1； 16 0 7(R1+2R2)C 17 采样 保持 量化 编码 18
17、 6.7% 19分辨率、转换误差 20 fs2fimax 21采样 22量化 23 复杂可 编程逻辑器件 24 波形编辑器 25 .gdf 26 被高层次电路设计调用 27 实体 28 STD库 29 entity 30 Architecture 31 实体名 32 BAAB （同或） 33 同或 二、选择题 1 D ； 2 B ； 4 A； 5 C ； 6 C； 7 C； 8 C； 9 A； 10 C ； 11 A ； 12 B ；13 B ； 14 D ； 15 A ； 16 B； 17 B； 18 C； 19 B； 20 B； 21 B ； 22 B； 23 A； 24 A； 25 C；
18、 26.C； 27 C； 28.A； 29.B； 三、判断题 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24. 25. 四、分析、设计、化简题 （一） 将下列逻辑函数化简成最简与或表达式。 （ 1） DAF 1 ， DCBBDCAF 2 （ 2） CBF 1 ， DBBDF 2 （二） SSI 逻辑电路的分析 1 当 C=1 时 ( ) ( )F A B A B A B A B 当 C=0 时 F=高阻状态 2 F1 = BA F2 = BA F3 = ABBA 真值表
19、输 入 输 出 A B F1 F2 F3 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1 此电路为一位数值比较器。 （三） MSI 组合逻辑电路的应用 1 F=AB+AC+BC= ABC+ABC+ABC+ABC = m3 +m5+m6+m7 = 2 7321 mmmmCBABCACBAA B CY F 76543210 YYYYYYYY Y 7 （四）触发器的应用 1 2 （五）计数器的应用 1 CBLD Q Q ，连线见图 & Q 0 Q1 Q2 Q3 CR LD CP 74LS161 OC CTT CT P D0 D1 D2 D3 1 1 CP AQ2 Q CP DQ Q2 8 2 ADLD Q Q ，此电路为十进制加法计数器。 状态转换图为： 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 （六） DA 转换器的应用 VDUu nR E F4 7 8 5.0)222(25222045100
