EDA实验全加器.doc

全加器实验目的：1、设计一个全加器。2、熟悉和掌握FPGA开发软件Quartus II的使用方法。3、了解掌握用VHDL语言以不同的方式编程方法。4、掌握电路设计仿真和硬件下载的方法。实验器材1、 SOPC实验箱2、 计算机（装有Quartus II 7.0软件）实验预习1、 阅读SOPC实验箱的相关资料，了解实验箱的使用方法。2、 预习Quartus II7.0基本使用方法，熟悉实验操作流程。3、 书写预习报告，必须有完整的VHDL设计程序及实验步骤。实验原理1、1位全家器能实现2个二进制数含进位位的加法，其逻辑功能真值表如表-1，电路原理图如图1.0所示 表-1 1 位全加器逻辑功能真值表ABCinSumCout0000010010010101100100110101010110111111 图1.0