数字时钟的设计一 实验目的1）掌握VHDL语言的基本运用2）掌握MAX+plusII的简单操作并会使用EDA实验箱3）掌握一个基本EDA实验的操作二 功能设计1）有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制2）设置复位、清零等功能3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间4）设置调试模式和计时两个模式，分别实现计时和调时功能，通过设置任意时间实现闹铃功能三 系统设计方案概述及工作原理根据系统设计要求,系统设计采用自顶向下设计方法,由时钟分频部分、计时部分、按键部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。1）首先下载程序进行复位清零操作,电子钟从00：00：00计时开始。md21可以调整时钟的小时部分, md22可以调整分钟,步进为1。2）由于电子钟的最小计时单位是1s,因此提供给系统的内部的时钟频率应该大于1Hz,这里取100Hz。CLK端连接外部10Hz的时钟输入信号clk。对clk进行计数,当clk=10时,秒加1,当秒加到60时,分加1；当分加到60时,时加1；
