1、 目 录 摘 要 . I Abstract . II 1. 前言 . 1 1.1 研究背景 . 1 1.2 关于 EDA 技术 . 1 1.3 关于 VHDL . 2 1.4 EDA 工具 . 4 1.5 可编程逻辑控件 FPGA . 4 1.6 有关于本次设计 . 5 2. 设计实现 . 6 2.1 系统原理 . 6 2.1.1 音符频率的获得 . 6 2.1.2 音调的控制 . 7 2.1.3 音长的控制 . 7 2.1.4 乐曲节奏的控制 . 8 2.1.5 乐谱发生器 . 8 2.1.6 乐曲演奏电路原理 . 8 2.2 音乐硬件演奏电路的设计实现 . 8 2.2.1 各个模块的功能简
2、介 . 9 2.2.2 music 模块 . 9 2.3 地址发生器模块 . 12 2.3.1 地址发生器的 VHDL 设计 . 12 2.3.2 波形仿真 . 13 2.4 分频预置数模块 . 13 2.4.1 分频预置数模块的 VHDL 设计 . 13 2.4.2 波形仿真 . 14 2.5 十六进制模块 . 15 2.5.1 十六进制模块的 VHDL 设计 . 15 2.5.2 波形仿真 . 16 2.6 数控分频模块 . 16 2.6.1 数控分频模块的 VHDL 设计 . 16 2.6.2 波形仿真 . 18 2.7 分频模块 . 18 2.8 顶层文件 . 20 结束语 . 23
3、致谢 . 24 参考文献 . 25 I 摘 要 为了实现乐曲的自动演奏，本次设计采用 Altera 公司的 FPGA 硬件电路，并且在 QuartusII 9.0 上，以硬件描述语言的系统层次的设计方法 ,设计数控分频器电路，利用数控分频原理设计音乐硬件演奏电路，并制定 LPM-ROM 存储音乐数据，完成乐曲自动演奏电路的设计 , 并进行仿真。 关键词 ： FPGA； VHDL； Quartus II； 乐曲自动播放器 II Abstract In order to achieve the automatic music playing , this design uses Altera FP
4、GA hardware circuit on the QuartusII 9.0. With the hardware description language design method of the system level, it designs the digital frequency divider circuit. With the numerical control dividing principle, it designs the music hardware circuit , and to develop LPM-ROM storage music data to co
5、mplete the automatic playing music circuit design and simulation. Key words: FPGA; VHDL; Quartus ; automatic music player 第 1 页 共 29 页 1. 前言 1.1 研究背景 随着电子技术的飞速发展，微电子技术的进步主要表现在大规模集成电路加工技术即半导体工艺技术的发展上，使得本征半导体的工艺水平的线宽已经达到了60nm，并在不断地缩小，面在硅片单位面积上，集成了更多的晶体管。集成电路设计正在不断地向超大规模，极低功耗和超高速的方向发展，电子产品的功能越来越强大，体积越来
6、越小，功耗越来越低。 顺应电子技术的发展趋势，可编程逻辑器件和 EDA 技术使设计方法发生了质的变化。把以前“电路设计 +硬件搭试 +调试焊接”转化为“功能设计 +软件模拟 +仿真下载”。利用 EDA 开发平台，采用可编程逻辑器件 CPLD FPGA 使硬件的功能可通过编程来实现，这种新的基于芯片的设计方法能够使设计者有更多机会充分发挥创造性思维，实现多种复杂数字逻辑系统的功能，将原来由电路板设计完成的工作放到芯片的设计中进行，减少了连线和体积，提高了集成度，降低了干扰，大大减轻了电路设计和 PCB 设计的工作量和难度，增强了设计的灵活性，有效 地提高了工作效率，增加了系统的可靠性和稳定性，提
7、高了技术指标。 这些技术使得各种电子产品迅速的进入了我们的生活，我们处在一个被电子产品深度包围的时代，在一个普通老百姓的家里，衣食住行，每一个产品的诞生都离不开EDA 技术，从彩色电视机，到智能冰箱，到全自动洗衣机，电饭煲，到微波炉，电磁炉，电子琴，再到个人随身用的手机， MP3 音乐播放器都需要 EDA 技术提供支持。 1.2 关于 EDA技术 随着科学技术的进步，电子器件和电子系统设计方法日新月异，电子设计自动化（ Electronics Design Automation， EDA）技术正是适应了现代电子产品设计的要求，吸收了多学科最新成果而形成的一门新技术。现如今掌握 EDA 技术是电
8、子信息类专业的学生、工程技术人员所必备的基本能力和技能。 传统电子电路的设计，首先要对系统进行分析，然后按功能对系统进行划分，接下来就要选择特定芯片，焊接成 PCB 电路板，最后对成品 PCB 电路板进行调试。这样的设计没有灵活性可言，搭成的系统需要的芯片种类多且数目大，而且对于电路图的设计和电路板的设计都需要很大的工作量，工作难度也很高。然而，随着可编程器 件和 EDA 技术的发展，传统设计的劣势被克服，采 用可编程逻辑器件基于芯片的设计方法，期间的内部逻辑和引脚可以由设计者自行决定，大大提高了设计的灵活性，提高了工作效率；同时，将系统集成在一个芯片上的设计，使系统具有体积小、功耗低、可靠性
9、高等特点。 第 2 页 共 29 页 EDA 技术的发展大致经历了三个阶段： 20世纪 70 年代的 CAD（计算机辅助设计）阶段、 20 世纪 80 年代的 CAE（计算机辅助工程）阶段、 20 世纪 90 年代后的 EDA（电子设计自动化）阶段。以下主要介绍第三个阶段。 EDA 技术即电子设计自动化技术，它是以可编程逻辑器件 (PLD)为载体，以硬件描述语言 (HDL)为主要的描述 方式，以 EDA 软件为主要的开发软件的电子设计过程。它主要采用“自顶向下”的设计方法，设计流程主要包括：设计输入、综合、仿真、适配、下载。 EDA 技术主要有以下特征： (1)高层综合的理论和方法取得进展，从
10、而将 EDA 设计层次由 RT级提高到了系统级，并推出了相应的系统级综合优化工具，大大缩短了复杂 ASIC 的设计周期。 (2)采用硬件描述语言来描述 10 万门以上的设计，并形成了 VHDL 和 Verilog-HDL 两种标准硬件描述语言。 (3)采用平面规划技术对逻辑综合和物理版图设计联合管理，做到在逻辑设计综合早期阶段就考 虑到物理设计信息的影响。 (4)可测性综合设计。 (5)为带有嵌入式 IP 核的 ASIC 设计提供软、硬件协同设计工具。 (6)建立并行设计工具框架结构的集成化设计环境，以适应当今 ASIC 规模大而复杂、数字与模拟电路并存、硬件与软件设计并存、产品上市速度快等特
11、点。 总而言之， EDA 技术的出现，给电子信息产业带来了革命性的变革。 1 6 1.3 关于 VHDL VHDL 是非常高速集成电路硬件描述语言 ,是可以描述硬件电路的功能、信号连接关系及定时关系的语言它能比电路原理图更有效地表示硬件电路的特性。使用VHDL 语言 ,可以就系统的总体要求出发 ,自上至下地将设计内容细化 ,最后完成系统硬件的整体设计。 VHDL 语言的主要特点是： 功能强大 ,灵活性高： VHDL 语言是一种功能强大的语言结构 ,可用简洁明确的代码来进行复杂控制逻辑的设计。同时 VHDL 语言还支持层次化的设计 ,支持设计库和可重复使用的元件生成。目前 ,VHDL 语言已成为
12、一种设计、仿真、综合的标准硬件描述语言。 器件无关性： VHDL 语言允许设计者在生成一个设计时不需要首先选择一个具体的器件。对于同一个设计描述 ,可以采用多种不同器件结构来实现其功能。因此设计描述阶段 ,可以集中精力从事设计构思。当设计、仿真通过后 ,指定具体的器件综合、适配即可。 可移植性： VHDL 语言是一种标准的语言 ,故采用 VHDL 进行的设计可以被不同的 EDA 工具所支持。从一个仿真工具移植到另一个仿真工具 ,从一个综合工具移植到第 3 页 共 29 页 另一个综合工具 ,从一个工作平台移植到另一个工作平台。在一个 EDA 工具中采用的技术技巧 ,在其它工具中同样可以采用。
13、自顶向下的设计方法：传统的设计方法是 ,自底向上的设计或平坦式设计。自底向上的设计方法是先从底层模块设计开始 ,逐渐由各个模块形成功能复杂的电路。这种设计方法优点是很明显 的 ,因为它是一种层次设计电路 ,一般电路的子模块都是按照结构或功能划分 ,因此这种电路层次清楚 ,结构明确 ,便于多人合作开发 ,同时设计文件易于存档 ,易于交流。自底向上设计方法的缺点也很明显 ,往往由于整体设计思路不对而使的花费几个月的低层设计付之东流。平坦式设计是整个电路只含有一个模块 ,电路的设计是平铺直叙的 ,没有结构和功能上的划分 ,因此不是层次电路的设计方式。优点是小型电路设计时可以节省时间和精力 ,但随着电
14、路复杂程度的增加 ,这种设计方式的缺点变的异常突出。自顶向下的设计方法是将要设计的电路进行最顶层的描述（顶层建 模） ,然后利用 EDA 软件进行顶层仿真 ,如果顶层设计的仿真结果满足要求 ,则可以继续将顶层划分的模块进行低一级的划分并仿真 ,这样一级一级设计最终将完成整个电路的设计。自顶向下的设计方法与前面两种方法相比优点是很明显的。 数据类型丰富：作为硬件描述语言的一种 VHDL 语言的数据类型非常丰富 ,除了 VHDL 语言自身预定义的十种数据类型外 ,在 VHDL 语言程序设计中还可以由用户自定义数据类型。特别是 std_logic数据类型的使用 ,使得 VHDL语言能最真实模拟电路中
15、的复杂信号。 运行库和程序包丰富：目前支持 VHDL 语言 的程序包很丰富 ,大多以库的形式存放在特定的目录下 ,用户可随时调用。如 IEEE 库收集了 std_logic_1164、std_logic_arith、 std_logic_unsigned 等程序包。在 FPGA 综合时 ,还可以使用 EDA软件商提供的各种库和程序包。而且用户利用 VHDL 语言编写的各种成果都可以以库的形式存放 ,在后续的设计中可以继续使用。 建模方便：由于 VHDL 语言中可综合的语句和用于仿真的语句齐备 ,行为描述能力强 ,因此 VHDL 语言特别适合信号建模。 VHDL 语言无论仿真还是综合都是非常合适
16、的描述语言。 VHDL 语言是一种硬件电路的建模描述语言 ,因此与普通的计算机语言有较大差别 ,普通计算机语言是 CPU 按照时钟的节拍 ,一条指令执行完后才能执行下一条指令 ,因此指令执行是有先后顺序的 ,也即是顺序执行 ,而每条指令的执行占用特定的时间。而与 VHDL 语言描述结果相对应的是硬件电路 ,它遵循硬件电路的特点 ,语句的执行没有先后顺序 ,是并发的执行的；而且语句的执行不象普通软件那样每条指令占用一定的时间 ,只是遵循硬件电路自身的延迟时间。 7 第 4 页 共 29 页 1.4 EDA 工具 目前有多种 EDA 工具支持采用 VHDL 进行电路综合、仿真 以及实现。比较常见的
17、是 Altera 公司的 Quartus开发平台和 Xilinx 公司的 ISE 开发平台。这些平台中使用的综合工具和仿真工具通常由专业的 EDA 厂商提供。本次设计中所使用的平台正是Quartus 9.0，它是 Altera 公司提供的一套集成了编译、布局布线和仿真工具在内的综合开发环境。它能完成从代码输入到编译到仿真再到物理实现的全部设计流程。 1.5 可编程逻辑控件 FPGA 本设计中选用 FPGA,主要是因为它与传统的 MCU 相比有以下几个方面的优点： 编程方式简便 先进。 FPGA 产品中部分是采用菊花链在系统编程方式的。这种先进的编程方式已成为当今世界上各类可编程器件发展的趋势。
18、因为它省却了价格昂贵 ,操作不便的专用编程器 ,只需要一个十分简单的下载编程电路和一条 PC 机的打印机通讯线就行了。它无须编程高压 ,在 TTL 电平下随时可进行在线编程 ,并可进行所谓菊花链式多片串行编程。 高可靠性。在高可靠应用领域 ,MCU的缺憾为 FPGA的应用留下了很大的用武之地。这族器件尽管在功能开发上是通过 EDA 软件实现的。但物理机制却像一片74LS164 那样纯属硬件电路 ,十分可靠。通过合理设计 ,大多数应用中 ,无须考虑复杂的复位和初始化。设计中只需利用简单的语句将闲置状态导入同一初始入口 ,就能有效防止任何可能的“死机”现象。由于是并行工作 ,它的任一输入脚都可用作
19、类似于MCU 的中断监测引脚 ,且反应速度仅为纳妙级。 FPGA 的高可靠性还表现在几乎可将整个系统下载于同一芯片中 ,从而大大缩小了体积 ,易于管理和屏蔽。 高速。 FPGA 的时钟延迟可达纳秒级 ,结合其并行工作方式 ,在超高速应用领域和实时测控方面有非常广阔的应用前景。 功能强大 ,应用广阔。目前 ,FPGA 的可选择范围很大 ,可根据不同的应用选用不同容量的 芯片 ,如 Lattice 的 ispLSI 和 AMD 公司的 MACH,最小芯片的等效逻辑门为1000门 ,最大达数十万门。 ALTERA和 XILINX公司推出的百万门的 FPGA可实现几乎任何形式的数字电路或数字系统的设计
20、。随着这类器件的广泛应用和成本的大幅下降 ,以及产品上市速率的提高 ,FPGA 在系统中的直接应用率正直逼 ASIC 的开发。 易学易用 ,开发便捷。单片机应用系统的设计对于行家里手来说是十分简单的事。然而 ,对于初学者 ,诸如 CPU 的工作方式、众多特殊寄存器的用法、中断概念等等 ,着实不是一件容易的事。相比之下 ,FPGA 应用的学习却不需要太多的预备知识 ,只要稍具一点数字电路和计算机软件设计的基础知识 ,就能在短期内掌握基本的设计方法和开发技巧。而且反过来去学用单片机 ,就显得轻车熟路多了。这无疑是高技术第 5 页 共 29 页 为我们的学习提供了捷径 ,站在巨人的肩膀当然能更快地获
21、得成功。可以预言 ,我国EDA 技术的学习热潮和 FPGA 的应用热潮决不会逊色于过去 10 年的单片机热潮。 开发周期短。由于相应的 EDA 软件功能完善而强大 ,仿真能力便捷而实时 ,开发过程形象而直观 ,兼之硬件因素涉及甚少 ,因此可以在很短时间内完成十分复杂的系统设计 ,这是产品快速进入市场 的最宝贵的特征。一些 EDA 专家预言 ,未来的大系统的 FPGA 设计仅仅是各类再应用逻辑与 IP 核 (CORE)的拼装 ,其设计周期仅以小时计。 TI公司认为 ,一个 ASIC 百分之八十的功能可用 IP 核等现成逻辑合成。 8 1.6 有关于本次设计 本次设计实现简易音乐演奏器，理解音名与
22、频率的关系及数控分频原理，经过对整体进行模块化分析、编程、综合、仿真及最终下载，完整实现简易音乐器的播放功能。 按照 EDA 开发流程，采用 VHDL 硬件描述语言开发，将乐曲硬件播放电路设计进行模块化分解，层次化设计，分成几个单独的结构体，每个 结构体实现部分功能，最后，经顶层文件将各单独结构体进行综合，实现乐曲硬件播放。 我们知道，与利用单片机来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助于功能强大的 EDA 工具与硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。 主要工作：根据硬件播放电路的功能进行全局分析，采用自上至下的设计方法，从系统总
23、体要求出发，逐步将设计内容细化，最后完成系统结构的整体设计，实现预先设置乐曲的播放功能。 9 17 第 6 页 共 29 页 2. 设计实现 2.1 系统原理 传统数字逻辑设计方法相比，本设计借助于功能强大的 EDA 工具和硬件描述语言来完成，如果只以纯硬件的方法完成乐曲播放电路的设计，将是难以实现的。本设计采用了梁祝的曲子来完成。 先介绍一下硬件电路的发声原理。声音的频谱范围约在几十到几千赫兹，若能利用程序来控制 FPGA 某个引脚输出一定频率的矩形波，接上扬声器就能发出相应频率的声音。乐曲中的每一音符对应着一个确定的频率，要想 FPGA 发出不同音符的音调，实际上只要控制它输出相应音符的频
24、率即可。乐曲都是由一连串的音符组成 ，因此按照乐曲的乐谱依次输出这些音符所对应的频，就可以在扬声器上连续地发出各个音符的音调。而要准确地演奏出一首乐曲，仅仅让扬声器能够发生是不够的，还必须准确地控制乐曲的节奏，即乐曲中每个音符的发生频率及其持续时间是乐曲能够连续演奏的两个关键因素。 2.1.1 音符频率的获得 多个不同频率的信号可通过对某个基准频率进行分频器获得。由于各个音符的频率多为非整数，而分频系数又不能为小数，故必须将计算机得到的分频系数四舍五入取整。若基准频率过低，则分频系数过小，四舍五入取整后的误差较大。若基准频率过高，虽然可 以减少频率的相对误差，但分频结构将变大。实际上应该综合考
25、虑这两个方面的因素，在尽量减少误差的前提下，选取合适的基准频率。本文中选取 750KHz的基准频率。由于现有的高频时钟脉冲信号的频率为 12MHz，故需先对其进行 16 分频，才能获得 750KHz 的基准频率。对基准频率分频后的输出信号是一些脉宽极窄的尖脉冲信号（占空比 =1/分频系数）。为提高输出信号的驱动能力，以使扬声器有足够的功率发音，需要再通过一个分频器将原来的分频器的输出脉冲均衡为对称方波（占空比 =1/2），但这时的频率将是原来的 1/2。表 1中各音符的分 频系数就是从 750KHz的基准频率二分频得到的 375KHz 频率基础上计算得到的。 由于最大分频系数是 1274，故分频器采用 11 位二进制计数器能满足要求，乐曲中的休止符，只要将分频系数设为 0，即初始值 =211-1=2047，此时扬声器不会发声。
