1、EDA 技术 与 VHDL 复习 练习题 一、填空题 1、 PLD 的中文含义是： _。 2、 ASIC 的中文含义是： _。 3、“与或”结构的可编程逻辑器件主要由四部分构成： _、 _、_和 _。 4、可编程逻辑器件结构图中一般用“ x”表示此编程单元为 _。 5、可编程逻辑器件结构图中一般用“ ”表示此编程单元为 _。 6、可编程逻辑器件结构图中无任何标记表示此编程单元为 _。 7、可编程逻辑器件按规模的大小一般分为 _和 _。 8、低密度可编程逻辑器件的主要有 _和 _。 9、 GAL 器件 _取代全部 PAL 器件。 10、 PAL 器件只能 _次编程。 11、 GAL 器件能 _次
2、编程。 12、 GAL 器件 _取代 TTL 器件。 13、 GAL 器件采用 _擦除。 14、 PAL 和 GAL 器件 _在系统编程。 15、 PAL 和 GAL 器件需要使用 _编程。 二、选择题 1、可 编程逻辑器件 PLD 的基本结构形式是 _: A： 与 与 B： 与 或 C： 或 与 D： 或 或 2、可以多次编程的器件是 _: A： PROM B： PLA C： PAL D： GAL 3、 PLD 器件未编程时 _: A： 有逻辑功能 B： 没有逻辑功能 C： PAL 器件有逻辑功能 D： GAL 器件有逻辑功能 4、 GAL 器件可以用 擦除 : A： 普通光 B： 紫外线
3、C： 红外线 D： 电 5、 GAL16V8 器件的输出引脚最多有 _: A： 16 B： 4 C： 8 D： 20 6、 PAL16V8 器件的输入引脚最多有 _: A： 16 B： 4 C： 8 D： 20 7、 GAL16V8 不能取代 _: A： PAL16V8 B： 74LS138 C： 74LS373 D： ispLSI1032E-70PLCC84 8、 GAL16V8 的 _不可编程 : A： 与阵列 B：或阵列 C：输出逻辑宏单元 OLMC D： A、 B 都 三、判断题 1、 GAL 器件的输出逻辑宏单 元 OLMC 不能实现 PAL 器件的所有输出形式。（ ） 2、 PAL
4、 器件只能一次编程。（ ） 3、 GAL 器件只能一次编程。（ ） 4、 PAL 和 GAL 器件需要使用专门的编程器编程。（ ） 5、 PAL 器件可以在系统编程。（ ） 6、 GAL 器件可以在系统编程。（ ） 7、 PAL 器件可以取代 GAL 器件。（ ） 8、 GAL 器件可以取代 PAL 器件。（ ） 9、 GAL 器件可以使用紫外线擦除。（ ） 10、 GAL 器件 OLMC 不可编程。（ ） 11、 GAL 器件不能加密。（ ） 答案 : 一、填空题 1、可编程逻辑器件 2、专用集成电路 3、输入电路、可编程“与”阵列、可编程或阵列、输出电路 4、编程连接 5、固定连接 6、不
5、连接 7、低密度可编程逻辑器件、髙密度可编程逻辑器件 8、 PAL、 GAL 9、可以 10、一 11、多 12、可以 13、电 14、不能 15、编程器 二、选择题 1、 B 2、 D 3、 B 4、 D 5、 C 6、 A 7、 D 8、 B 三、判断题 1、 X 2、 3、 X 4、 5、 X 6、 X 7、 X 8、 9、 X 10、 X 11、 X 一、填空题 1、髙密度可编程逻辑器件的主要有 _和 _。 2、 CPLD 的中文含义是 _。 3、 FPGA 的中文含义是 _。 4、 FPGA 的 _加密。 5、 CPLD 的 _加密。 6、 CPLD 的集成度 _于 PAL 和 GA
6、L。 7、 CPLD 的内部延时 _。 8、 FPGA 的内部延时 _。 9、 CPLD 的一般采用“ _”结构。 10、 FPGA 的一般采用“ _”结构。 11、 FPGA 的一般采用 _工艺。 12、断电后， FPGA 器件中的配置数据会自动 _。 13、断电后， CPLD 中的数据不会 _。 14、在系统可编程 CPLD 和 FPGA_编程器编程。 15、 CPLD 和 FPGA 的 I/O 端数和触发器比 PAL 和 GAL_。 二、选择题 1、 CPLD 内部含有多个逻辑单元块，每个逻辑单元块相当于一个（ ）器件 : A： PAL B： GAL C： FPGA D： EPROM 2
7、、高密度 ispLSI1000 系列器件的基本逻辑单元是 : A：全局布线区 GRP B：通用逻辑块 GLB C：输入输出单元 IOC D：输出布线区 CDN 3、对 CPLD 器件特点描述正确的是 : A：不能多次编程 B：可以多次编程 C：使用紫外线擦除 D：使用红外线擦除 4、对 CPLD 器件特点描述正确的是 : A：不能多次编程 B：集成度低于 PAL 和 GAL C：内部触发器少 D： 可以加密 5、对 FPGA 器件特点描述正确的是 : A：采用 EEPROM 工艺 B：采用 SRAM 工艺 C：集成度比 PAL 和 GAL 低 D： 断 电后配置数据不丢失 6、只能一次编程的器
8、件是 : A： PAL B： GAL C： CPLD D： FPGA 7、可以进行在系统编程的器件是 : A： EPROM B： PAL C： GAL D： CPLD 8、 CPLD 和 FPGA 的不同特性 : A：高密度 B：髙速度 C：在系统编程 D： 加密 9、可以进行在系统编程的器件是 : A： EPROM B： PAL C： GAL D： FPGA 10、在系统可编程器件一般使用计算机的（ ）编程 : A：串口 B：并口 C： USB 口 D： VGA 口 三、判断题 1、 在系统可编程器件需使用编程器编程 。（ ） 2、 在系统可编程器件不能先焊接后编程 。（ ） 3、使用 在系
9、统可编程器件设计的电子产品不能升级 。（ ） 4、 CPLD 不能加密。（ ） 5、断电后 CPLD 中的数据会丢失。（ ） 6、断电后 FPGA 中的数据会丢失。（ ） 7、 FPGA 能加密。（ ） 8、 CPLD 的内部延时确定。（ ） 9、 FPGA 的内部延时确定。（ ） 答案 : 一、填空题 1、 CPLD、 FPGA 2、复杂可编程逻辑器件 3、现场可编程门阵列 4、不能 5、能 6、髙 7、确定 8、不确定 9、与或阵列 10、查找表 11、 SRAM 12、丢失 13、丢失 14、不需 15、多 二、选择题 1、 B 2、 B 3、 B 4、 D 5、 B 6、 A 7、 D
10、 8、 D 9、 D 10、 B 三、判断题 1、 X 2、 X 3、 X 4、 X 5、 X 6、 7、 X 8、 9、 X 一、填空题 1、 VHDL 语言是 _标准化语言。 2、一个完整的 VHDL 程序包含： _、 _、 _、 _、 _五个部分。 3、 _部份说明了设计模块的输入 /输出接口信号或引脚。 4、 _部份描述了设计模块的具体逻辑功能。 5、 VHDL 提供了四种端口模式： _、 _、 _、 _。 6、关键字实体的英文是： _。 7、关键字结构体的英文是： _。 8、 VHDL 语言常用的库有： _、 _、 _。 9、结构体的描述方式主要有： _和 _。 10、 IEEE 库
11、常用的程序包有： _、 _、 _。 11、程序包由： _和 _构成 二、选择题 1、 语言程序结构中必不可少的部分是：（ ） （ A）库 （ B）程序包 （ C）配置 （ D）实体和结构体 2、 语言端口模式中不允许内部引用该端口信号的是（ ）： （ A） （ B） （ C） （ D） 3、 下面哪种 VHDL 库使用时不需声明（ ）： （ A） IEEE 库 （ B） ASIC 库 （ C） WORK 库 （ D） ALTERA 库 4、 下面哪种 VHDL 库使用时不 需声明（ ）： （ A） IEEE 库 （ B） ASIC 库 （ C） STD 库 （ D） ALTERA 库 5、 能
12、反馈输出信号至内部的端口模式是（ ）： （ A） （ B） （ C） （ D） 6、 CLK 为输入信号，其正确的端口说明是：（ ） （ A） CLK： IN BIT （ B） CLK： OUT BIT （ C） CLK： INOUT BIT（ D） CLK： BUFFER BIT 7、 Q0 为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是：（ ） （ A） CLK： IN BIT （ B） CLK： OUT BIT （ C） CLK： INOUT BIT（ D） CLK： BUFFER BIT 8、 STD_LOGIC_1164 程序包的正确声明方法是：（ ） （ A） USE
13、STD_LOGIC_1164 （ B） USE IEEE.STD_LOGIC_1164 （ C） USE IEEE.STD_LOGIC_1164.ALL （ D） USE WORK.STD_LOGIC_1164.ALL 9、类属说明的正确格式是：（ ） （ A） GENERIC(delay:TIME=20us); （ B） GENERIC(delay:TIME:=20us); （ C） GENERIC(delay TIME=20us); （ D） GENERIC(delay=TIME:=20us); 10、使用 STD_LOGIC 数据类型，必须声明库（ ） （ A） ALTERA （ B）
14、STD （ C） IEEE （ D） WORK 三、判断题 1、 IEEE 库使用时必须声明。 （ ） 2、实体（ ENTITY）不是 VHDL 程序所必须的。 （ ） 3、一个实体只能有一个结构体。 （ ） 4、 OUT 模式的信号也可在表 达式的右边使用。 （ ） 5、 INOUT 是双向信号，在表达式的右边使用时信号来自外部。 （ ） 6、 BUFFER 也可在表达式的右边使用，但其含义是指内部反馈信号。 （ ） 7、结构体内部定义的数据类型、常数、函数、过程只能用于该结构体。（ ） 8、 STD 库使用时也必须声明。 （ ） 9、库的好处是可使设计者共享设计成果。 （ ） 10、库的说
15、明语句必须放在实体前面。 （ ） 11、配置用于描述层与层之间的连接关系和实体与结构体之间的关系。（ ） 12、类属参量为实体和外部环境通信提供一种静态信息通道，类属的值可以由设计实体外部提供。 （ ） 答案 : 一、填空题 1、 IEEE 2、实体、结构体、库、程序包、配置 3、实体 4、结构体 5、 IN、 OUT、 INOUT、 BUFFER 6、 ENTITY 7、 ARCHITECTURE 8、 IEEE 库、 STD 库、 WORK 库 9、行为描述、数据流描述 10、 STD_LOGIC_1164、 STD_LOGIC_UNSIGNED、 STD_LOGIC_ARITH 11、程
16、序包首、程序包体 二、选择题 1、 D 2、 B 3、 C 4、 C 5、 C 6、 A 7、 D 8、 C 9、 B 10、 C 三、判断题 1、 2、 X 3、 X 4、 X 5、 6、 7、 8、 X 9、 10、 11、 12、 一、填空题 1、布尔类型（ BOOLEAN）的取值只有 _和 _。 2、位类型（ BIT）的取值只有 _和 _。 3、 SIGNAL b:BIT_VECTOR(6 TO 0),信号 b 被定义为 _位位宽。 4、仅能用于仿真的数据类型有 _、 _。 5、 A， a是不同的 _。 6、字符串是用 _括起来的一个字符序列。 7、错误等级类型用来表示系统的状态，共有
17、四种错误等级： _、 _、 _、_。 8、 VHDL 语言有 4类操作符： _、 _、 _、 _。 9、算术运算符“ /”、“ MOD”、“ REM”可综合的分母 /底必须是 _的乘方。 10、 VHDL 的数据对象有： _、 _、 _和 。 二、选择题 1、 TYPE week IS（ sun， mon， tue， wed， thr， fri， sat）； week 的数据类型是（ ） （ A）字符 （ B） BIT （ C） STD_LOGIC （ D）枚举 2、 语言优先级最高的运算符是（ ）： （ A） AND （ B） OR （ C） NOT （ D） XOR 3、 变量不能使用的程
18、序结构部分是（ ）： （ A）结构体 （ B）进程 （ C）函数 （ D）过程 4、 变量不能使用的程序结构部分是（ ）： （ A）实体 （ B）进程 （ C）函数 （ D）过程 5、 能在进程之间传递信息的数据对象是（ ）： （ A）常量 （ B）变量 （ C）信号 （ D）文件 6、 a已定义为信号， b 已定义为变量，下面正确的表达是：（ ） （ A） a:=b （ B） a 一、填空题 1、顺序语句只能在 _、 _、 _内部使用。 2、 VHDL 语言常用顺序描述语句有： _、 _、 _。 3、 wait _ a,b; 4、 wait _ clkenent and clk=1; 5、 if ab _ yd _ y q=i0;
