FPGA操作SDRAM时序流程.doc

上传人:晟*** 文档编号:14146362 上传时间:2022-09-22 格式:DOC 页数:5 大小:285.50KB
下载 相关 举报
FPGA操作SDRAM时序流程.doc_第1页
第1页 / 共5页
FPGA操作SDRAM时序流程.doc_第2页
第2页 / 共5页
FPGA操作SDRAM时序流程.doc_第3页
第3页 / 共5页
FPGA操作SDRAM时序流程.doc_第4页
第4页 / 共5页
FPGA操作SDRAM时序流程.doc_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

FPGA驱动SDRAM时序及流程 这是我之前学习摄像头驱动时关于SDRAM的一些总结,SDRAM在里面主要的作用是实现每一帧图像的缓存,通过乒乓操作,实现高速数据传输。SDRAM工作的大体流程1、 首先,我们知道内存控制器要先确定一个P-Bank的芯片集合,然后才对这集合中的芯片进行寻址操作。因此要有一个片选的信号,它一次选择一个P-Bank的芯片集(根据位宽的不同,数量也不同)。被选中的芯片将同时接收或读取数据,所以要有一个片选信号。2、 接下来是对所有被选中的芯片进行统一的L-Bank的寻址,目前SDRAM中L-Bank的数量最高为4个,所以需要两个L-Bank地址信号(2=4)。3、 最后就是对被选中的芯片进行统一的行/列(存储单元)寻址。地址线数量要根据芯片的组织结构分别设计了。但在相同容量下,行数不变,只有列数会根据位宽的而变化,位宽越 大,列数越少,因为所需的存储单元减少了。4、 找到了存储单元后,被选中的芯片就要进行统一的数据传输,那么肯定要有与位宽相同数量的数据I/O通道才行,所以肯定要有相应数量的数据线引脚。SD

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 公文范文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。