一、74LS04的VHDL描述 74LS04有六个独立的非门，A为输入端，Y为输出端，且输出的是A的非。其VHDL描述代码如下：LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY ls04 ISPORT(a: INSTD_LOGIC_VECTOR(5 DOWNTO 0); y: OUT STD_LOGIC_VECTOR(5 DOWNTO 0);END ls04;ARCHITECTURE one OF ls04 ISBEGINPROCESS (a)BEGINy=not a;END PROCESS;END one;功能仿真如下图：二、74LS08的VHDL描述 74LS08是四单元的二输入与门。A、B为输入端，Y为输出端，且Y=AB。其VHDL代码描述如下：LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY ls08 ISPORT(a: INSTD_LOGIC_VECTOR(3
