1、1数字逻辑试题 1 答案一、填空：（每空 1 分，共 20 分）1、 （20.57） 8 =（ 10.BC ） 162、(63.25) 10= ( 111111.01 )23、 （FF） 16= ( 255 )104、X 原 =1.1101，真值 X= -0.1101，X 补 = 1.0011。5、X 反 =0.1111，X 补 = 0.1111。6、-9/16 的补码为 1.0111，反码为 1.0110 。7、已知葛莱码 1000，其二进制码为 1111，已知十进制数为 92，余三码为 1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。9、逻辑代数的基本
2、运算有三种，它们是_与_ 、_或_、_非_ 。10、 ，其最小项之和形式为_ 。1BAF ABF11、RS 触发器的状态方程为_ _，约束条件为 。nnQRS1 0SR12、已知 、 ，则两式之间的逻辑关系相等。BAF213、将触发器的 CP 时钟端不连接在一起的时序逻辑电路称之为 _异_步时序逻辑电路 。二、简答题（20 分）1、列出设计同步时序逻辑电路的步骤。 （5 分）答：（1） 、由实际问题列状态图（2） 、状态化简、编码（3） 、状态转换真值表、驱动表求驱动方程、输出方程（4） 、画逻辑图（5） 、检查自起动2、化简 （5 分）)(BACBAF答： 03、分析以下电路，其中 RCO
3、为进位输出。 （5 分）答：7 进制计数器。4、下图为 PLD 电路，在正确的位置添 * ， 设计出 函数。 （5 分）BAF25 分 注：答案之一。三、分析题（30 分）1、分析以下电路，说明电路功能。 （10 分）解： 2 分)7,41(653mYXA B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1该组合逻辑电路是全加器。以上 8 分2、分析以下电路，其中 X 为控制端，说明电路功能。 （10 分）解： 4 分XABCABCXCBAXF 4 分)()(所以：X=0 完成判奇功能
4、。X=1 完成逻辑一致判断功能。 2 分33、分析以下电路，说明电路功能。 （10 分）解：（1） 、 ， ， 3 分01QJ1J10K（2） 、 、nn12 分00（3） 、 2 分Q1n Q0n Q1n+1 Q0n+10 0 1 00 1 0 01 0 0 11 1 0 0（4） 、2 分该电路是 3 进制减法计数器 1 分四、设计题（30 分）1、 设计一个带控制端的组合逻辑电路，控制端 X=0 时，实现 ，控制端 X=1BAF时，实现 ，用与非门及反相器实现。(15 分)ABF解：（1） 、真值表 （8 分）X A B F0 0 0 00 0 1 10 1 0 10 1 1 01 0
5、0 11 0 1 11 1 0 11 1 1 0（2） 、卡诺图、代数式：（4 分）4AXBF或（3） 、画电路图：（3 分）略2、用 D 触发器设计一个 0110 序列检测器，X 为序列输入， Z 为检测输出，其关系如下。(15 分)X：1011010110110Z：0000100001000解：（1） 、设 S0：输入 1，S1：输入 0，S2 ：输入 01，S3 ：输入 011，S4 ：输入 0110S4 与 S0 等价，状态图如上。（2） 、列状态转换真值表及驱动表 每填对 1 格给 1 分 （8 分）X Q1n Q0n Q1n+1 Q0n+1 D1 D0 Z0 0 0 0 1 0 1
6、 00 0 1 0 1 0 1 00 1 0 0 1 0 1 00 1 1 0 0 0 0 11 0 0 0 0 0 0 01 0 1 1 0 1 0 01 1 0 1 1 1 1 01 1 1 0 0 0 0 0求驱动方程及输出方程，每个方程 1 分 （3 分）0110)(QXZD电路图 2 分数字逻辑试题 2 答案一、 填空（每空 1 分）51 45，56875 2 101011，53，2B；1110 101，165， EA 3 +1110011，01110011，01110011，01110011；100110，1100110，1011001，10110104A + B+ C，A + B
7、， A B + A C， A 二、1 B + AC + A D2AC + B D + A D + C D 三、1A B + AC + BC2 Y3 = X3(X 2 + X1 + X0) Y2 = X2( X1 + X0)Y1 = X1X 0 Y0 = X0四、Z = XQ1 J1 = Q0 K1 = X + Q0 J0 = X K0 = X五、1 Z = X Q1Q0 D1 =X Q0 + Q1 Q0 D0 = X(按二进制数分配)2D 1 = Q0 D0 = Q1数字逻辑试题 3 答案一 填空1、81， 3.6252、11111110.01， 11111110.01， 11111110.0
8、1， 11111110.01 3、（27A） H（76.125） D（67） O（10110） B4、Q n, 15、9, 86、47、(3FFF)H8、 A+B AB+C BA9、32 进制XQ1Q0 0 100 01/0 00/001 11/0 10/010 01/0 00/111 11/0 00/16二、组合逻辑设计题1、（5 分）F= =m3d3+m5d5+m6d6+m7d7CBAABC（5 分）则 d3 d5 d6 d7 为 1，其他为 0，画图略。2、（1 分）假设 A、B、C、D、E 、F 选上为 1，选不上为 0。（1 分）报据条件(1)得： 化简后： A+B=1 （1 分）根
9、据条件(2)得： A化简后： 1（1 分）根据条件(3)得： 1FE（1 分）根据条件(4)得: CB（1 分）根据条件(5)得： D（1 分）根据条件(6)得： 要满足给定的六个选拔条件，应将上述 6 个式子相“与”，即（1 分） 1)()()()( EDCBFAEAB（1 分）展开 式得 1即 A=1，B=1，C=1，D=0，E=0，F=1（1 分）可知应选拔 A、B 、C、F 四名学生。 三、组合逻辑分析题。（5 分）F= （5 分）异或功能四、时序电路1、状态方程：（4 分） QDnnnnKJ2122121状态表：（4 分）Qn2n1n12n10 0 1 10 1 0 01 0 0 1
10、1 1 0 0状态转换图（4 分）00100111画波形图（2 分）72、L= = （4 分） ；C1=AB+（A+B）C（4 分） ；全加器 （2 分）五、1、设计题1.（3 分）画出状态迁移图.如图(1)所示:2.（2 分）列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)3.化简状态.通过状态表可以看出,所列状态为最简状态.4.（2 分）状态分配. S 0-Q1Q0=00;S1-Q1Q0=01;S2-Q1Q0=10;S3-Q1Q0=11.5.（6 分）求激励方程.如用 JK 触发器则激励方程为(由卡诺图(4、5)得):Q1n+1=XQ1nQ0n+XQ1n J1=XQ0n ，
11、K 1=X；Q0n+1=XQ1nQ0n+XQ1nQ0n JO=XQ1n K0=XQ1n6.（3 分）画出逻辑电路图.如图(6)所示:2、（5 分）第一种方案：设从 Q 3 Q 2 Q 1 Q 0 0000 状态开始计数，取 D 3 D 2 D 1 D 0 =0000 。采用置数控制端获得 N 进制计数器一般都从 0 开始计数。写出 S N-1 的二进制代码为 S N-1 S 10-1 S 9 1001 写出反馈归零（置数）函数。 由于计数器从 0 开始计数，应写反馈归零函数8（5 分）第二种方案：利用后 10 个状态 0110 1111 ，取 D 3 D 2 D 1 D 0 0110 ，反馈置
12、数信号从进位输出端 CO 取得。取状态 S15=1111 ，此时正好 CO=1 ，经非门， 可取代与非门。(a)用前十个有效状态 (b)用后十个有效状态数字逻辑试题 5 答案一、填空1 56，281252 100101B，45O，25H1010101B，524O，55H3 +1111100，01111100，01111100，0111110011101，111101，100010，1000114 A B ，A，AB + AC ，A+B C二、组合设计1F W= FX=FY=FZ=2Y 3 = X3 + X2X1 + X2 X0 Y2 = X3 + X2X1 + X2 X0Y1 = X3 + X2X1 + X2 X1 X0 Y0 = X0三、画图F = Y3 Y4Y5 Y7 9四、时序分析Z = X Q2 Q1 + X Q2 Q1 J2 = K2 = X Q 1J1 = K1 = 1这是一个模 4 可逆的计数器，其特点是：当 X = 0 时，计数器从 “0”起正向计数，从 “3”回到“0”时，输出高电平，表示有进位；当 X = 1 时，计数器从 “3”起反向计数，从 “0”回到“3”时，输出高电平，表示有借位。五、时序设计1Z = X Q1 Q0D1 = X Q0 D0 = X+ Q1 Q02模 8 计数器加一个电路RD = Q2Q1 Q0
