1、1华 北 科 技 学 院20072008 学年第二学期考试试卷（2006 级）考试科目： 数字逻辑与数字系统 选用试卷： B 适用专业： 计算机 题目 一 二 三 四 五 六 七 八 九 十 总分得分一、填空题（20 分）1、十进制数 58 对应的等值二进制数是 111010 。2、一个逻辑函数，如果有 n 个变量，则有 2n 个最小项。任何一个逻辑函数可以化成一组 最小项之和表达式，称为 标准与或 表达式。3、3、门电路的输入波形 A、B，输出波形为 F1，则这个门为 与 门。4、加法器分 串行进位 加法器和 超前进位 加法器两种。串行加法器将低位 相加 产生的 进位 信号逐位向高一位传递。
2、5、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻 输入 的状态，而且还与电路 上一状态 有关，因此时序逻辑电路具有 记忆性 。6、JK 触发器在 CP 脉冲作用下，欲使 Qn+1=Qn， 则输入信号为 J= 0 ，K= 0 。7、有 1024*6 比特的 RAM，其地址线有 10 条，数据线 6 条。系（部） 专业、班级 姓名 学号 密封装订线28、如图所示电路是 异 步 减 法计数器。39、描述时序逻辑电路的功能必须使用三个方程式，它们是 驱动方程 、 状态方程 和输出方程。二、选择题（20 分）1、有一逻辑变量 Z 的定义为运算结果为 0，则 Z = 1 表示 a 。a) 结果等于
3、 0； b) 结果不等于 0； c) 结果无法确定 2、若有 则它的对偶式是 b 。DCBAFa) ； b) ； c)DC(BAF )DC(BAF3、图 1 中电路为 TTL 电路。判断这些电路能否实现输出逻辑功能，能实现对应逻辑功能的电路是 a 。4、RS 触发器的基本性质是 b 。a)一个稳定状态； b)二个稳定状态； c)无稳定状态； d)能自动翻转5、集电极开路 (OC)门可用于 b 。a)“线或”逻辑电路；b)“线与”逻辑电路；c)三态控制电路；d) 放大器6、某触发器的状态方程是 。若经过 100 个时钟周期后 ，n+1Q=n+10Q 图 14则触发器当前的状态为_b_。a) ；b
4、 ） ； c）不能确定nQ=0n17、下列电路中，能作为总线驱动器的是_b_ 。a) 与非门；b ）三态门； c）OC 门；d ）数据选择器； e）数据分配器8、 如下选项中，_d_不能用 ROM 实现。a) 译码器； b) 选择器； c) 代码变换器； d) 计数器9、 ROM 是指用_a_实现的 PLD 器件。 a) 与阵固定，或阵可变； b）与阵固定，或阵固定；c）与阵可变，或阵可变； d）与阵可变，或阵固定。 10、要用 ROM 实现 4 输入变量 7 输出的组合逻辑，它需要的 ROM 容量是_d_。 a) 4*7bit；b ）7*4bit；c）128*4bit；d）16*7bit三、
5、 逻辑函数相关问题。 （10 分）1用公式法化简下列函数为最简与或式：（6 分）答：Y 1= (3 分)1BCABACAB答：Y 2= (3 分)DDE)()(2用卡诺图法化简逻辑函数。 （分） CBACABDL DCABDL5四、分析图 2 所示电路的逻辑功能（要有逻辑函数和真值表） 。 （10 分）图 2答： 7421111 111 )()( () mCBACBAS iiiiiiii iiiiiiii 6（2 分）（2 分）（4 分）全加器 : Ai、 Bi：加数， Ci-1：低位来的进位，S i：本位的和， Ci：向高位的进位。 （2 分）五、集成 8 选 1 数据选择器 74LS151
6、 逻辑函数为 ，引脚图如图0iiDmY3 所示，试用该集成电路实现逻辑函数 Y1 = 。画出接线图ABC（要有分析过程） 。（10 分） 输 入 输 出 D A2 A1 A0 S Y 1 D0 0 0 0 0 1 0 0 1 0 D2 0 1 0 0 3 0 1 1 0 D4 1 0 0 0 5 1 0 1 0 D6 1 1 0 0 7 1 1 1 0 0 1 D0 0 1 D2 3 D4 5 D6 7 74LS151 功能表7653 11111)(mCBACBABACBAC iiiiiiiiiiii Ai Bi Ci-1 Si Ci0 0 00 0 10 1 00 1 11 0 01 0 1
7、1 1 01 1 10 01 01 00 11 00 10 11 17答： （5 分）67150 DCABCDBADCBAY（5 分）六、画出 Q1、Q 2 的波形。 （6 分）8C PQ 1Q 2（Q 1,Q2 各 3 分）七、分析图 5 时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。设初始状态 Q2nQ1n为 00，输入 X 的序列为 1111100111。 （15 分）（1）驱动方程、输出方程：答：T 1= X, T2= XQ1n, Z = XQ2nQ1n （3 分）（2）状态方程：（2 分）图 5nn1n1Q nn1X n1 22T229（3
8、）状态转换表及状态转换图：（2 分）（2 分）（4）时序图（3 分）10（5）逻辑功能（结论）：电路是一个可控 4 进制计数器。X 端是控制端，时钟脉冲作为计数脉冲输入。X=1,初态为 00 时，实现 4 进制加计数;X=0 时, 保持原态。八、74161 为十六进制加法计数器， 端为异步置端， 端为同步置数DRLD端，其引脚图如图 6 所示，利用 端和门电路接成七进制计数器。 （5 分）L九、用 VHDL 语言实现二输入或门。 （4 分）答：library ieee;use ieee.std-logic;entity or2 isport(a,b:in std-logic;y:out std-logic);end or2;图 6
