高速数字电路中的终端匹配技术摘要9 c G f1 u/ w PCB板上的导线具有电阻、电容和电感等电气特性。当导线的阻抗与导线两端外接负载不匹配时会导致信号产生反射现象，从而引起信号完整性（SI）问题。一般来说，减少SI 问题的常用方法是在传输线上增加端接元件，这称之为终端匹配技术。本文介绍了常用的几种终端匹配技术：包括并行连接的终端匹配、串行连接的终端匹配、戴维南终端匹配、AC 终端匹配和基于二极管的终端匹配。 D, h8 ) d% Z( s# k; 1 N2 b. f. u关键词 信号完整性电路设计终端匹配技术# p) R( D* 9 Y) 9 N2 h* V3 y2 g, J h 随着数字电路时钟速度的提高，信号完整性（SI）已成为越来越关心的问题。当电路中信号能以要求的时序、持续时间和电压幅度到达负载IC 时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。象误触发、阻尼振荡、过冲、欠冲等信号完整性问题会造成时钟间歇振荡和数据出错。在实际的PCB 板上的导线具有电阻、电容和电感等电
