数字逻辑实验二.docx

数字逻辑实验报告学 院 专 业 班 级 学 号 姓 名 课 题 指导教师 _ 报告成绩_日 期： 年 月 日1. 3-8 译码器实验一、实验目的和要求：1、了解并掌握译码器的工作原理。2、使用EDA软件验证译码器的功能。二、实验说明 Quatus II 设计工具支持多种设计输入模型，本次实验使用Verilog 硬件描述在DE2平台上设计一个基本组合逻辑电路3-8译码器。通过这个实验，可以了解使用Quatus工具设计硬件的基本流程。三、实验步骤1.1建立Quatus 工程1 打开Quatus II工作环境，如图1所示。