数字钟实验报告一系统设计框图数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中采用晶体振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以时、分、秒的数字显示出来。时显示由二十四进制计数器、译码器、显示器构成，分、秒显示分别由六十进制计数器、译码器、显示器构成。10数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。二、数字钟原理1.1振荡器电路 由一个的晶体振荡器和一个的电阻组成。1.2时间计数器电路 时间计数路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器. 1
