第5章 锁存器与触发器 数字逻辑设计5.1 概述 触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。触发器的特点具有两个稳定的状态，用来表示电路的两个逻辑状态；在输入信号作用下，可以被置成“0”状态或“1”状态；当输入信号撤消后，所置成的状态能够保持不变。状态说明输入信号作用前的触发器状态称为现态，用Qn和Qn表示。输入信号作用后触发器的状态称为次态，用Qn+1和Qn+1表示。5.2 锁存器（Latch） 一、基本RS锁存器1. 电路结构和工作原理说明n 功能表n 逻辑符号0 10 1 0 1置“0”置“1”1 0 1 0保持原值1 1不变不允许0 01 01 00 11 1输出状态自行保持1 11 1约束条件：称为“0”态。称为“1”态。0 0当有效信号撤消时，即 ， 的状态不能自行保持，称为无效态。（1）状态转移真值表2. 基本RS锁存器的功能描述n 基本RS锁存器的状态表 将锁存器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的形式表示出来，称为状态转移真值表，简称状态表。（2）特性方程 描述锁存器逻辑功能的函数表达式称为特性方
