1、专题二 . 经典模块设计LED 数码管显示控制 电路设计数码管显示原理n 数码管的组成 ： LED数码管是由发光二极管构成的，常用的有 8段。 数码管的分类 ：有共阴和共阳极两种。多个 LED的阴极连在一起的为共阴极数码管，阳极连在一起的为共阳极数码管。 共阴极数码管的公共端接地，阳极（ a到 h）接高电平，数码管点亮。 共阳极数码管的公共端接电源，阴极（ a到 h）接低，数码管点亮。数码管的段码和位码n 数码管的位码就是提供给公共端的电平。位码的作用是控制数码管的亮灭。n 数码管的段码就是提供给 a,b,c,d,e,f,g,h的电平。段码的作用是控制数码管显示什么字符。n 单个数码管需要 9
2、个端口来控制。位码段码举例：位码和段码例 1：显示字符 “1”。（共阴极数码管）n 位码应该接低电平。n 段码按照 hgfedcba的顺序，应该为 “00000110”。例 2：显示字符 “A”。（共阳极数码管）n 位码应该接高电平。n 段码按照 hgfedcba的顺序，应该为 “10001000”。LED数码管显示控制电路n 静态显示方式n 动态显示方式（ 1） LED静态显示控制电路n 静态显示方式将每一个数码管的段码端 ah连接到 CPLD/FPGA的 IO端口上，公共端接地（对于共阴极 LED）。每个数码管需要 8个 IO口线， N个数码管共需要 N8条 IO口线。n 当 CPLD/F
3、PGA有相当多的 IO端口资源，并且显示的位数较少时（通常为 12位），可以直接使用静态显示的方式。n 数码管静态显示方式的优点是连线简单，软件编程简单。n 缺点是需要耗费大量的 IO端口资源。8N静态显示的方式CPLD/FPGA驱动 LED静态显示译码程序n Library ieee;n Use ieee.std_logic_1164.all;n Use ieee.std_logic_unsigned.all;n Use ieee.std_logic_arith.all;n Entity display is -共阴极数码管段码译码n port(n data: IN std_logic_vector(3 downto 0);n seg: OUT std_logic_vector(6 downto 0) -gfedcban );n End display;n architecture a of display isn beginn process(data)n beginn case data is -gfedcba n when “0000“ = seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg = “0000000“; -全灭n end case;n end process;n end a;
