Verilog HDL 基础 第一部分 初级篇 第一讲 Verilog 的基本概念2022/11/4 2n 硬件描述语言HDL(Hardware Description Language)是硬件设计人员和电子设计自动化(EDA)工具之间的接口，其主要目的是用来编写设计文件，建立电子系统行为级的仿真模型。1.1 硬件描述语言HDL2022/11/4 31.1 硬件描述语言HDLn 硬件描述语言利用计算机的巨大能力对用HDL建模的复杂数字逻辑进行仿真，然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist），根据网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模型。仿真验证无误后用于制造ASIC芯片或写入CPLD和FPGA器件中。2022/11/4 4什么是硬件描述语言n 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言n 这种特殊结构能够：q 描述电路的连接q 描述电路的功能q 在不同抽象级上描述电路q 描述电路的时序q 表达具有并行性n HDL主要有两种：Verilog和VHDLq Verilog起源于C语言，因此非常类
