FPGA实验指导及记录实验三基于FPGA的数码管动态扫描电路设计1.实验目的：(1)掌握FPGA工作的基本原理、FPGA硬件平台的使用；(2)熟悉7段数码管显示译码电路的设计。(3)掌握数码管动态扫描显示原理及动态扫描电路的设计。2.实验任务：利用FPGA硬件平台上的6位数码管动态显示计数器输出数据。3.电路设计(1)顶层电路由分频模块fre_div,计数器模块counterlOO，译码显示模块diaplay构成。分频模块fre_div将可将实验平台晶体振荡器提供的50MHz时钟信号分频，输出500Hz,1KHz及1Hz三种信号备用,conter1OO模块实现模1OO计数功能,display模块为数码管动态显示模块,实现计数数字在6位数码管上的动态显示。2)分频器模块fre_div该模块已经设计完成，存放在F盘502文件夹里，使用时请自行拷贝至当前工程文件夹，并按设计需要选择合适的输出。fre_div-clk_50L1Hclk_5(J0Hclk_1KHelk_1Hr=t3)计数器模块counter100该计数器模块实现模
