3-1锁存器、触发器锁存器、触发器3-2 寄存器和移位寄存器寄存器和移位寄存器3-4 同步时序逻辑的分析与设计同步时序逻辑的分析与设计3-5 异步时序逻辑的分析与设计异步时序逻辑的分析与设计3-3 计数器计数器3-0 时序逻辑的概念及特点时序逻辑的概念及特点电路任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。电路任意时刻的输出不仅取决于该时刻的输入，而且与电路原来的状态有关。组合逻辑电路：组合逻辑电路：时序逻辑电路时序逻辑电路：时序逻辑电路模型：时序逻辑电路模型：输入分为：外部输入输入分为：外部输入 x1 xp；内部输入内部输入 y1 yv输出分为：外部输出输出分为：外部输出 z1 zq；内部输出内部输出 w1 wu对于组合逻辑部分，对于组合逻辑部分，存储电路接收存储电路接收 w1 wu，并予以记忆，并予以记忆，输出输出 y1 yv；y1 yv 称为称为时序逻辑电路的状态时序逻辑电路的状态。一般，电路的状态在输入发生变化前后是不一样的，一般，电路的状态在输入发生变化前后是不一样的，分别称为分别称为现态现态和和次态次态，记为，记为 y（n）和和 y（n+1），简记简记为为 y
