1硬件加速器的设计硬件加速器的设计硬件加速器的设计硬件加速器的设计(Verilog 1364-2001)(Verilog 1364-2001)(Verilog 1364-2001)(Verilog 1364-2001)-建模、仿真、综合、验证和实现建模、仿真、综合、验证和实现建模、仿真、综合、验证和实现建模、仿真、综合、验证和实现-北京航空航天大学北京航空航天大学北京航空航天大学 夏宇闻夏宇闻夏宇闻2课时安排和学习方法课时安排和学习方法课时安排和学习方法课时安排和学习方法四次讲课每次四次讲课每次四次讲课每次四次讲课每次33小时；小时；小时；小时；下课后自己阅读材料在助教指导下做实下课后自己阅读材料在助教指导下做实下课后自己阅读材料在助教指导下做实下课后自己阅读材料在助教指导下做实验验验验44小时；小时；小时；小时；课堂课堂课堂课堂 3 x 4=123 x 4=12小时，自己看书小时，自己看书小时，自己看书小时，自己看书 20 20 小时小时小时小时,做做做做实验实验实验实验 20 20 小时，共计小时，共计小时，共计小时，共计5252小时；小时；小时；小时；理论与实践结合的学习方法；理
