第五章第五章 仿真验证与仿真验证与Testbench编写编写1/9/20231Microelectronics School Xidian University 5.1 Verilog HDL电路仿真和验证概述电路仿真和验证概述 仿真，也叫模拟，是通过使用EDA仿真工具，通过输入测试信号，比对输出信号（波形、文本或者VCD文件）和期望值，来确认是否得到与期望所一致的正确的设计结果，验证设计的正确性。验证是一个证明设计思路如何实现，保证设计在功能上正确的一个过程。验证在Verilog HDL设计的整个流程中分为4个阶段：p阶段1:功能验证;p阶段2:综合后验证;p阶段3:时序验证;p阶段4:板级验证。1/9/20232Microelectronics School Xidian University 5.2 Verilog HDL测试程序设计基础测试程序设计基础5.2.1 Testbench及其结构在仿真的时候Testbench用来产生测试激励给待验证设计（Design Under Verification，DUV），或者称为待测设计（Design Under Test，DUT）。Tes
