复旦大学本科生毕业论文（设计）开题报告姓名陆彦珩学号09300720291所在院系信息学院微电子学系专业微电子学指导教师范益波职称助理研究员校外指导教师及其所属单位职称论文题目DDR3内存控制器硬件设计选题的意义及论文大纲（可另附页）一、选题的意义：在现代通信系统与多媒体系统中，随着数据处理单元速度的不断加快，数据存取越来越成为整个系统数据通路的速度瓶颈。为了提高数据存储速度，从FPM、EDO等异步DRAM，到SDR、DDR等同步DRAM，内存技术不断更新换代。而DDR3 SDRAM，由于具有功耗低速度快等优势，已经成为当下最为流行的内存规格。内存控制器是数据处理单元与存储器之间的桥梁。设计良好的存储器控制器，可以充分发挥存储器的特性,尽可能地加快数据读写速度，提高系统的有效带宽。对DDR3 SDRAM而言，它拥有多Bank机制，Bank之间相互独立，通过Bank间交错的流水线操作，可以提高数据读写效率。而根据应用中数据读写的局部性、实时响应的严格性，在Open-Page/Close-P
