1、1基于 EDA 技术的数字调频发射机的设计与实现摘要：随着软件无线电技术和微电子技术的飞速发展，通信领域已进入了数字化时代，数字调制式发射机突破了传统的发射机的不足，成为今后发射机的发展主流。本文结合遥测系统的性能需要，基于 EDA 技术，对数字式调频发射机进行了详细的研究与设计。 关键词：遥测 数字调制发射机 FPGADDSFIR 中图分类号：S611 文献标识码：A 文章编号： 遥测即远距离数据侦测，它在科研和军事方面都有着重要应用。遥测系统中，发射机是无线传输信道的重要组成部分，它的性能好坏直接影响遥测数据的传输精度和传送距离。 一、遥测发射机的特点 遥测发射机相对于普通发射机在性能上具
2、有以下特殊性：（1）要有较高的灵敏度；（2）输入信号频率范围较大，能够适应多种信息调制；（3）载波的中心频率可调；（4）需要具有较大的频偏，且频偏可调；（5）调制方式可重组；（6）具有与微机接口，使发射机具有软件可编程性。 二、软件无线电简介 软件无线电技术是基于开放式的通用的无线电智能通信平台，通过安装不同的软件来完成各种通信功能，系统的升级可以通过软件升级来2实现。本次设计是基于软件无线电的思想实现的。 软件无线电技术中，各种调制信号是以一个通用的数字信号处理平台为支撑，利用各种软件工具来产生的。它可以通过更新调制模块的软件来适应发展的调制体制，具有很大的开放性和灵活性。理论上，各种通信信
3、号都能通过正交调制来实现，如图 1 所示。 图 1 正交调制的实现框图 三、数字调频发射机设计与实现 本次设计的数字调频发射机的系统原理框图如图 2 所示： 图 2 数字调频发射机原理框图 DDS 用来产生频偏可调、分辨率较高的频率时变信号，也就是产生低频信号同时实现基带信号的调频；利用锁相环 PLL 技术可以合成高精度、高稳定度的频率信号，在此次设计中 PLL 用于合成中心频率可调的高频载波信号；单边带调制器 SSB 可以进行 I、Q 两路信号的正交处理，实现了低频的基带信号向高频载波的搬移，搬移后携带着信息的高频载波经功率放大器放大输出。此次设计的控制电路如图 3 所示。 图 3 控制电路
4、结构图 整个系统硬件电路以 Altera 公司生产的 FPGA 为核心，外围分别接3有 AD 转换器、DA 转换器、锁相环频率合成电路 PLL、I/Q 两路 SSB 调制器和时钟信号源组成。此外还有相应的 FPGA 和这些外围芯片的接口电路等。本系统控制电路需完成以下功能：1) 为 A/D,D/A,PLL,SSB 提供既定频率的时钟信号。2) 完成对 PLL,A/D,D/A 的控制。3) 将 DDS 输出信号进行后期处理，并输出到 D/A。 1 时钟信号产生 此次设计系统采用一个 80MHz 的晶振作为 FPGA 的参考时钟，然后通过晶振接入 FPGA 进行十分频作为锁相环环路的参考时钟（8M
5、Hz） ，同时经过八分频后作为 AD 转换器和 DA 转换器的工作时钟（10MHz） 。这里采用一个晶振作为总的时钟源，各部分电路由晶振所产生振荡信号的分频提供的方法适合于电路简单，器件物理距离较近的情况。 2DDS 模块实现 本次设计采用直接频率合成(DDS)产生基带信号。可编程逻辑器件以其速度高、规模大、可编程,以及有强大 EDA 软件工具支持等特性,十分适合实现 DDS 技术。利用 FPGA 可以根据需要方便地实现各种调幅、调相和调频功能的 DDS，具有良好的实用性和灵活性。就其合成信号质量而言，我们采用滤波器滤波、利用信号的对称性扩大 ROM 的存储容量等办法，其精度误差能够控制在参数
6、要求的允许范围之内。本次设计，我们采用基于 FPGA 的自行设计的 DDS 系统。 3 FIR 滤波器实现 本设计我们通过 IP 核来实现 FIR 滤波器。Altera 提供的 FIR Compiler 是一个结合 Altera 的 FPGA 器件的 FIR Filter Filter 4Core，DSP Builder 与 FIR Compiler 可以紧密结合起来，DSP Builder提供了一个 FIR Core 的应用环境和仿真验证环境。我们可以在 Simulink环境中新建一个模型，放置 SignalCompiler 模块和 FIR 模块。FIR 在Altera DSP Builde
7、r-MegaCore Function-fir_compiler 中。然后我们再进行 FIR 滤波器核的设置。最后把以上生成的模块连接，完成数字调频滤波器硬件 FPGA 控制电路总图如图 4。 图 4 数字调频滤波器硬件 FPGA 控制电路总图 4PLL 电路实现 数字调制发射机中，锁相环用来产生高稳定度、高精度的载波信号。锁相环路由双模分频器 MC12034、锁相环频率合成芯片 MC145152,压控振荡器 HE725、放大器 OP27A 四部分组成。 双模分频器 MC12034 使用 64/65 分频比，所以芯片的管脚 SW 悬空，仅由管脚 MC 来控制分频器的分频比。 频率合成芯片 MC
8、145152 内部是一个 6 位的计数器 A、一个 10 位的计数器 N，根据合成频率来设定这两个计数器计数初值，3 位的内部分频比控制端 RA2,RA1,RA0 确定 8 种内部分频比。遥测发射机要求载波信号的中心频率为 2231.5MHz，所以锁相环路的总的分频比为：根据双模分频器的的分频比公式 M=PN+A(其中 P=64)得到：17852=64N+A，最后得到N=278=0100010110B，A=60=111100B。把计算的初值通过 FPGA 写入MC145152 芯片内，经锁相环频率合成后得到中心频率为 2231.5MHz 的高5频载波信号。 OP27A 是低噪、高精度、高速度的
9、放大器，用来将鉴相器输出的小电压信号放大后送入压控振荡器 VCO 中，用来控制输出频率的变化。 HE725 是双输出、双电压控制端的压控振荡器。频率范围是 250-300000MHz，粗调带宽范围是 20%-50%，细调带宽范围是 1%- 5%；主路输出即为频率为 2231.5Mhz 的高频载波，送入 I/O 调制器的本振源输入端；副路输出送入双模分频器的参考频率输入端，锁相环电路实现原理图如图 5 所示： 图 5 锁相环原理图 5 单边带调制电路 SSB 实现 幅度调制用 AD 公司的 I/O 调制器 AD8346 芯片实现，它是一款高性能的正交调制器、调制载波的频率范围为 0.8GHz2.
10、5GHz，可调制的基带信号带宽为直流到 70MHz。 当给 DDS 输入一个常量时，DDS 合成频率单一的波形，合成的信号送入 I/O 调制器，实现了正弦信号的幅度调制，其中包括载波和携带信息的上边带和下边带。当任意波形的调制信号输入 DDS 实现基带调频后，再经过 I/O 调制器实现信号频谱搬移后输出。 将上述设计的内容按照控制系统总图连接，完成本次设计。 三、总结 软件无线电已成为当前新一代无线通信的关键技术之一。基于软件无线电的数字调制发射机采用可编程逻辑器件 FPGA 可以通过修改软件方6便实现重组调制，进而实现各种调制方式。这种方式下的发射机调制频率可以通过软件参数根据需要而改变，频
11、偏可调整，充分而合理的利用了珍贵的频率资源，同时在实际应用中还具有可以与采编器合并，扩展性强。 设计中采用 Altera 公司的 FLEX 系列的 FPGA 芯片为硬件载体进行本次设计的。根据遥测系统的特点，进行了各部分电路模块的设计。此设计在 Quartus 软件上进行设计仿真，并利用示波器观察波形，验证了本次设计方案的可行性。 本次设计虽然有一些进展，但对本设计的研究仍然有很多地方需要进一步完善，尤其关于针对性能指标的计算与设计等，以便使遥测发射机精度更高，性能更好。 作者简介：赵航（1977-） ，女，吉林长春人，吉林工程技术师范学院教师，讲师，硕士，主要从事电子技术、EDA 的教学研究。
