1、第 5 章题库1 某机字长 32 位，存储容量为 1MB，若按字编址，它的寻址范围是( )。A0(1M-1) B01MB C0(256K-1) D0256KB2 双端口存储器所以能高速进行读 / 写，是因为采用( )。A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件3 在下列几种存储器中，CPU 可直接访问的是（ ） 。 A. 主存储器B. 磁盘C. 磁带D. 光盘 4 在主存和 CPU 之间增加 cache 存储器的目的是( )。A. 增加内存容量 B. 提高内存的可靠性C. 解决 CPU 与内存之间的速度匹配问题 D.增加内存容量，同时加快存取速度5 SRAM 芯片，存
2、储容量为 64K16 位，该芯片的地址线和数据线数目为( )。A64，16 B16，16 C64，8 D16，64。6 采用虚拟存贮器的主要目的是( )。A 扩大主存贮器的存贮空间，并能进行自动管理和调度B 提高主存贮器的存取速度 C 提高外存贮器的存取速度 D 扩大外存贮器的存贮空间7 双端口存储器在( )情况下会发生读/写冲突。A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同C. 左、右端口的数据码相同 D. 左、右端口的数据码不同8 计算机系统中的存贮器系统是指( )。A RAM 存贮器B ROM 存贮器C 主存贮器D 主存贮器和外存贮器9 某计算机字长 32 位，其存储容
3、量为 4MB，若按半字编址，它的寻址范围是( )。A 04MB B 02MB C 0(2M-1) D 0(1M-1)10 某一 SRAM 芯片，采用地址线与数据线分离的方式，其容量为 5128 位，除电源和接地端外，该芯片引出线的最小数目应是( )。A 23 B 25 C 50 D 1911 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是( )。A DRAM B SRAM C FLASH ROM D EPROM12 计算机中的三级存储器结构指的是（ ）A 寄存器、Cache 和辅存 B 寄存器、主存和辅存C Cache、主存和辅存 D 寄存器、Cache 和
4、辅存13 在下列计算机的存储部件中，CPU 不能直接访问的是（ ）A 主存储器 B 辅助存储器 C 寄存器 D Cache14 存储器是计算机的记忆设备，它主要用来（ ）A 存放程序 B 存放数据 C 存放程序和数据 D 存放微程序15 计算机系统中，广义的存储系统包括：寄存器、高速缓存器、主存储器和外存储器，其存取速度由高到低是（ ）A 寄存器、Cache、主存储器、外存储器 B Cache、寄存器、主存储器、外存储器C 主存储器、寄存器、Cache、外存储器 D 外存储器、主存储器、 Cache、寄存器16 设有 1 个 1M16bit 的静态 RAM 芯片，该芯片引脚中地址线和数据线的数
5、目之和为（ ）A 17 B 29 C 36 D 3217 用 1K8 位的存储芯片来组成 1M16 位的存储器，需要进行（ ）A 字扩展 B 位扩展 C 字扩展和位扩展 D 不需要扩展18 U 盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于（ ）A. 半导体存储器 B. 磁表面存储器 C. 磁芯存储器 D. 光盘存储器19 存储速度可由存取时间和存取周期来表示，两者的关系是（ ）A. 存取时间等于存取周期 B. 存取时间小于存取周期C. 存取时间大于存取周期 D. 无法判定20 动态 RAM 的刷新是以（ ）为单位进行的A. 存储单元 B. 行 C. 列 D. 存储矩阵 21 R
6、AM 芯片字扩展时可以（ ）A. 增加存储器字长 B. 增加存储单元数量C. 提高存储器的速度 D. 降低存储器的平均价格22 某机器字长 16 位，内存按字节编址，地址从 A4000H 到 CBFFFH，共有（ ）个字节A. 80K B. 96K C. 160K D.320K23 某机器字长 16 位，内存按字编址，地址从 A4000H 到 CBFFFH，共有（ ）个字节A. 80K B. 96K C. 160K D.320K24 容量为 64 块的 Cache 采用组相联方式映射，每 4 块为一组，若主存容量为 4096 块，则主存区号（用于 Cache 是否命中的比较的位数）为（ ）位
7、A. 6 B. 8 C. 12 D. 以上都不是25 容量为 64 块的 Cache 采用直接映射，若主存容量为 4096 块，则主存区号（用于 Cache是否命中的比较的位数）为（ ）位 A. 6 B. 8 C. 12 D. 以上都不是26 容量为 64 块的 Cache 采用全相联，若主存容量为 4096 块，则主存区号（用于 Cache 是否命中的比较的位数）为（ ）位 A. 6 B. 8 C. 12 D. 以上都不是27 若内存按字节编址，用存储容量为 32K8 比特的存储器芯片构成地址编号 A0000H 至DFFFFH 的内存空间，则至少需要（ ）片内存芯片A. 4 B. 6 C.
8、8 D. 1028 若内存地址区间为 4000H-43FFH，每个存储单元可存储 16 位二进制数，该内存区域由4 片相同容量的存储器芯片通过字扩展构成，则该存储芯片的规格为（ ）A. 51216bit B. 2568bit C. 25616bit D. 10248bit29 若内存地址区间为 4000H-43FFH，按字节编址，该内存区域由 4 片相同容量的存储器芯片通过字扩展构成，则该存储芯片的规格为（ ）A. 51216bit B. 2568bit C. 25616bit D. 10248bit30 Cache 用于存放主存数据的部分拷贝，存储单元地址与 Cache 单元地址之间的转换方
9、式由（ ）完成A. 硬件 B. 软件 C. 用户 D. 程序员二、 理解计算题1、提高 CPU 和内存的传送速度可用哪几种途经？2 某机器中，配有四个 16K8bit 的 RAM 芯片（编号 1 号到 4 号） ，CPU 地址线 16 根，数据线 8 根，读写控制 R/W(R/W=1 为读控制，R/W=0 为写控制) 。每个 RAM 芯片有 2 个控制端：当 /CS 有效时，该片选中；当 /WE =1 时执行读操作，当 /WE =0 时执行写操作。用顺序存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述顺序存储相比交叉存储的优劣势。3 某机器中，配有四个 16K8bit 的 RAM
10、芯片（编号 1 号到 4 号） ，CPU 地址线 16 根，数据线 8 根，读写控制 R/W(R/W=1 为读控制，R/W=0 为写控制) 。每个 RAM 芯片有 2 个控制端：当 /CS 有效时，该片选中；当 /WE =1 时执行读操作，当 /WE =0 时执行写操作。用交叉存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述交叉存储相比顺序存储的优劣势。4、某动态内存具有 1024 个记忆单元（3232 的存储矩阵）的存储芯片进行刷新，刷新是按行进行的，要求每行在 2ms 以内必须刷新一次，内存的存取周期为 500ns（0.5 s） ，画出三种内存刷新方式的示意图，并比较各自特点。
11、5、某机器采用模 4 交叉存储，今执行一小段循环程序(每条都是访问内存型指令，如 MOV 11h,R1 等) ，此程序放在存储器的连续地址单元中,且首地址为 0000H。假设每条指令的执行时间相等（无流水线） ，均为 TE，访问内存的时间由写地址时间和内存读写时间组成，写地址的时间是 TA，内存数据读写到总线上的时间是 TD，译码器译码时间忽略，计算下面两种情况程序执行时间（用 TE、T A、T D 表达） 。（1）循环程序由 5 条指令组成，重复执行 80 次。（2）循环程序由 8 条指令组成，重复执行 50 次。（3）若 TE=TA=TD=1CPU 周期，程序（2）相比程序（ 1）减少多少
12、 CPU 周期。6 若 FPM(快速页模式)RAM 具有相同的 RAS（行地址选择）和 CAS（列地址选择）时间，均为 2T，内存数据数据传输时间为 4T，内存规格为 204810248Bit，若从首地址开始，连续访问 100KB 数据，计算 FPM 内存的完成时间（只需写出表达式，不要求计算结果） 。7 若 CDRAM（带缓存的 RAM）具有相同的 RAS（行地址选择）和 CAS（列地址选择）时间，均为 2T，Cache 容量为 10248Bit，内存规格为 204810248Bit，内存数据传输时间为 4T，Cache 数据传输时间为 1T，Cache 数据块传输时间为 50T，若从首地址
13、开始，连续访问 1MB 数据，计算 CDRAM 内存的完成时间（只需写出表达式，不要求计算结果） 。8 假定由若干个 2K8 位的芯片按顺序存储组成 8K16 位存储器，则地址为 0A2FH 所在芯片的寻址范围是？9 设 cache 有 1、2、3、 4 共 4 个块，a、b、c、d 等为主存中的块,访问顺序依次如下：a、b、c、d、b、b、c 、c、d、d、a ,下次若要再访问 e 块。简述采用 LFU 和 LRU 算法的策略和实现方法，并给出两种方法的具体替换过程和替换的结果。10 CPU 执行一段程序时， cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知
14、 cache 存取周期为 50ns，主存存取周期为 250ns，求 cache/主存系统的命中率、平均访问时间和效率。 第 5 章题库答案1 C, 一个字 4B，1MB/4B=256K2 B3. A4 C5 B6 A7 B8 D9 C10 D, 512 个地址单元需要 9 根地址线，8 位数据需要 8 根数据线，另外再加上芯片片选线和读写控制线，共 19 根。11 B12 C13 B14 C15 A16 C17 C18 A19 B20 B21 B22 C, 按字节编址，因此一个地址为 1 个字节，由地址范围可计算出共有 CBFFFH-A4000H+1=28000H=2*164+8*163=2*
15、216+8*212=(2*26+8*22)*210=160K23 D，因为按字编址，一个地址为 2 个字节，因此为 160K2=320K24 B， 组相联，由于 4 块一组，共有 64/4=16 组，则主存块数 /16 组后的块数地址用于比较，有 4096/16=212/24=28，故需要 8 位25 A，直接映射，则主存块数 /Cache 块数后的块地址用于比较，4096/64=26 ，故 6 位26 C，全相联，则主存块数直接比较，4096=212，故 12 位27 C 有效地址计算：DFFFF-A0000+1=40000H=4*164=4*216=218=28*210=256K，则需要片
16、数=256K*8bit(字节编址 )/(32K*8bit)=828 C， 有效地址：43FFH-4000H+1=400H=4*162=4*28=210=1K；则每片的地址为1K/4=256， 由于每个地址存 16 位数据，故 256*16bit29 B, 按字节编址30 A二、理解计算题1、提高 CPU 和内存的传送速度可用哪几种途经？1.提高工艺，提升内存颗粒本身的性能，缩短存储器的读写时间2.加长存储器的字长（位扩展）3.采用空间并行技术，即采用并行操作的双端口存储器4.采用时间并行技术，即采用多模块交叉存储器（流水线技术） ；5.在 CPU 和内存之间，加入高速缓冲存储器（cache 技
17、术） ；6.快速页模式，加入页概念，同页内的操作不用更新地址，减少地址传输次数。2 某机器中，配有四个 16K8bit 的 RAM 芯片（编号 1 号到 4 号） ，CPU 地址线 16 根，数据线 8 根，读写控制 R/W(R/W=1 为读控制，R/W=0 为写控制) 。每个 RAM 芯片有 2 个控制端：当 /CS 有效时，该片选中；当 /WE =1 时执行读操作，当 /WE =0 时执行写操作。用顺序存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述顺序存储相比交叉存储的优劣势。C P U2 # 3 # 4 #1 #R / WD7 D0A1 3 A0_ _ _W E_ _ _W
18、 E_ _ _W E_ _ _W ED7 D0D7 D0D7 D0D7 D0A1 3 A0A1 3 A0_ _C S_ _C S_ _C S_ _C SA1 3 A0A1 3 A0.2 - 4 译码器_ _Y3_ _Y2_ _Y1_ _Y0B1B0A1 4A1 5顺序存储C S0顺序存储劣势：根据程序局部性原理，对连续地址的内存访问，顺序存储集中在一片 RAM上工作，由于 RAM 存储相对 CPU 要慢，不利于流水线并行处理，而交叉存储对于连续地址的内存访问，分到不同的 RAM 块上，使得各 RAM 能并行工作，易于流水线操作，从而在整体上提高了内存访问性能。顺序存储优势：内存扩展相比交叉存储
19、要容易；期中一块内存损坏，不影响其它内存工作。3、某机器中，配有四个 16K8bit 的 RAM 芯片（编号 1 号到 4 号） ，CPU 地址线 16 根，数据线 8 根，读写控制 R/W(R/W=1 为读控制，R/W=0 为写控制) 。每个 RAM 芯片有 2 个控制端：当 /CS 有效时，该片选中；当 /WE =1 时执行读操作，当 /WE =0 时执行写操作。用交叉存储方式画出此 CPU 与上述 RAM 芯片的连接图，并简述交叉存储相比顺序存储的优劣势。C P U2 # 3 # 4 #1 #R / WD7 D0A1 5 A2_ _ _W E_ _ _W E_ _ _W E_ _ _W
20、ED7 D0D7 D0D7 D0D7 D0A1 3 A0A1 3 A0_ _C S_ _C S_ _C S_ _C SA1 3 A0A1 3 A0.2 - 4 译码器_ _Y3_ _Y2_ _Y1_ _Y0B1B0A0A1交叉存储C S0交叉存储优势：根据程序局部性原理，对连续地址的内存访问，交叉存储时连续数据分布在不同的存储模块上，有利于流水线并行工作，相比顺序存储，可获取更高的带宽。交叉存储劣势：拓扑结构事先固定，内存扩展相比顺序存储要难；其中一块内存损坏，会影响存储的连续性。4、某动态内存具有 1024 个记忆单元（3232 的存储矩阵）的存储芯片进行刷新，刷新是按行进行的，要求每行在
21、2ms 以内必须刷新一次，内存的存取周期为 500ns（0.5 s） ，画出三种内存刷新方式的示意图，并比较各自特点。集中刷新集中刷新缺点：在集中刷新期间必须停止读写，这一段时间称为“死区”，而且存储容量越大，死区就越长。分散刷新分散刷新：这种刷新方式增加了系统的存取周期，如存储芯片的存取周期为 0.5s，则系统的存取周期应为 1s。即牺牲了内存性能。没有充分利用 2ms 只需刷新一次，在 2ms 内过多刷新。异步刷新刷新间隔（2 ms）读写操作 刷新0 1 3967 3968 39993968个周期（1984 s） 32个周期（16 s）刷新间隔（32 s）周期0 周期1 周期31读写 读写
22、 读写刷新 刷新 刷新刷新间隔（2 ms）读写读写读写 刷新刷新刷新 62s 0.5s 62.5s62.5s异步刷新：异步刷新方式虽然也有死区，但比集中刷新方式的死区小得多，仅为 0.5s。这样可以避免使 CPU 连续等待过长的时间，而且减少了没必要的刷新次数，是比较实用的一种刷新方式。5、某机器采用模 4 交叉存储，今执行一小段循环程序，此程序放在存储器的连续地址单元中,且首地址为 0000H。假设每条指令的执行时间相等（无流水线） ，均为 TE，访问内存的时间由写地址时间和内存读写时间组成，写地址的时间是 TA，内存数据读写到总线上的时间是 TD，译码器译码时间忽略，计算下面两种情况程序执
23、行时间（用 TE、T A、T D 表达） 。（1）循环程序由 5 条指令组成，重复执行 80 次。（2）循环程序由 8 条指令组成，重复执行 50 次。（3）若 TE=TA=TD=1CPU 周期，程序（2）相比程序（ 1）减少多少 CPU 周期。（1）5 条指令需取 2 次地址，总共运行时间：(2T A+5TD+5TE)80=400(TD+TE)+160TA（2）8 条指令需取 2 次地址，总共运行时间：(2T A+8TD+8TE)50=400(TD+TE)+100TA程序（2）比程序（1）减少了 60 个 CPU 周期 6. 换页次数：100K/1024=100换页时间：2T100=200T
24、页内访问时间：2T（列地址）+4T（访问周期）=6T总共时间：200T+6T100K7. 换页次数：1M/1024=1K换页时间：2T1K=2KT装入 Cache 时间：50T1K=50KT总共时间：2KT+50KT+（2T+1T ）1M8. 2K8 位芯片构成的寻址： 000 0000 0000111 1111 11110A2FH= 0000 1010 0010 11118K16 位的最大寻址：1 1111 1111 1111；对应到 2K 芯片，由第 13、12 位进行译码，因此 0A2FH 对应的芯片寻址范围：0 1000 0000 00000 1111 1111 1111填充成完整的
25、16 位为：0000 1000 0000 00000000 1111 1111 1111，即 0800H0FFFH9 LFU 策略：替换掉使用频率最少的块。实现：每个块一个计数器，命中块的计数器自增 1，其他块计数器保持不变，替换时选计数器最小值的块进行替换（使用次数最少） 。LRU 策略：替换最近最少使用的块。实现：每个块一个计数器，命中块对其计数器清零，并对其他块计数器自增 1，替换时选最大值替换（最近使用次数最少，计数器没有清零，所以 LRU 为计数值最大者） 。具体过程如下：LFU(最不经常使用） LRU（最近最少使用）说明 块 1 块 2 块 3 块 4 说明 块 1 块 2 块 3
26、 块 4a a 进入 1 0 0 0 a 进入 0 1 1 1b b 进入 1 1 0 0 b 进入 1 0 2 2c c 进入 1 1 1 0 c 进入 2 1 0 3d d 进入 1 1 1 1 d 进入 3 2 1 0b 命中 1 2 1 1 命中 4 0 2 1b 命中 1 3 1 1 命中 5 0 3 2c 命中 1 3 2 1 命中 6 1 0 3c 命中 1 3 3 1 命中 7 2 0 4d 命中 1 3 3 2 命中 8 3 1 0d 命中 1 3 3 3 命中 9 4 2 0a 命中 2 3 3 3 命中 0 5 3 1e 替换 a 1 3 3 3 替换 b 1 0 4 210 命中率 h=Nc/（Nc+Nm） =1900/(1900+100)=0.95=95%平均访问时间 ta=h*tc+(1-h)*tm=60ns效率 e=tc/ta=83.3%
