1、1数字逻辑分析与设计模拟试题一、 单项选择题 1. 只有在时钟的下降沿时刻，输入信号才能被接收，该种触发器是（ B ） 。A. 高电平触发器 B.下降沿触发器 C. 低电平触发器 D. 上升沿触发器2. 下列电路中，属于时序逻辑电路的是( D )A. 编码器 B. 译码器 C. 数值比较器 D. 计数器3. 若将一个 TTL 与非门（设输入端为 A、B ）当作反相器使用，则 A、B 端应如何连接（ ）A. A、B 两端并联使用 B. A 或 B 中有一个接低电平 0 C. 不能实现4. 在二进制译码器中，若输入有 5 位二进制代码，则输出有（ A ）个信号。A. 32 B. 16 C. 8 D
2、. 45. 同步 RS 触发器的“同步”时指( D )A. RS 两个信号同步 B. Qn+1 与 S 同步C. Qn+1 与 R 同步 D. Qn+1 与 CP 同步6. 不是最小项 ABCD 逻辑相邻的最小项是( C )A. BCD B. A CD C. B D D. AB D7. 与 相等的为（ B ）BCA. B. C. AC8. 测得某逻辑门输入 A、B 和输出 F 的波形如图 1 所示，则 F(A，B)的表达式是（ D）A. F=AB B. F=A+B C. D.BBAF图 129. 某逻辑函数的真值表见表 1，则 F 的逻辑表达式是（ D ） 。A. ACBFB. C. ABFD
3、. C10. 要实现 ，JK 触发器的 J、K 取值应为（ ） 。nQ1A J=K=0 B J=K=1 C J=0 K=1 11. 可以用来实现并/串转换和串 /并转换的器件是( )A. 计数器 B. 全加器 C. 移位寄存器 D. 存储器12. 下列触发器中没有计数功能的是（ ）A. RS 触发器 B. T 触发器 C. JK 触发器 D. T触发器13. 某逻辑电路输入 A、B 和输出 Y 的波形如图 2 所示，则此电路实现的逻辑功能是（ ）A. 与非 B. 或非 C. 异或 D. 异或非图 214. 若两个逻辑函数相等，则它们必然相同的是（ ） A. 真值表 B. 逻辑表达式 C. 逻辑
4、图 D. 电路图15. 能将输入信号转变成二进制代码的电路称为（ ）A. 译码器 B. 编码器 C. 数据选择器 D. 数据分配器二、 填空题表 1A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11100010131. 完成下列数制之间的转换（25.25） （ ） （ ）10282. 十进制数 7 对应的 8421 码为 ，对应的余 3 码为 。3. 用反演规则求出逻辑函数 的反函数() ()FA+BCD= 。F4. 用公式法化简 = 。5. 三态逻辑门，简称 TSL 门，该门的输出有三种状态，分别为 、 、 。6. 半导体数码显示器的内部接法有两
5、种形式：共 接法和共 接法。7. 数字电路按照是否有记忆功能通常可分为两类： 、 。8.集电极开路门（OC 门）能够实现的功能为 ， ， 。9. 图3中图形符号依次表示 、 逻辑运算。图310. 数字电路中的三极管一般工作在 或 状态。11. 逻辑代数有 、 和逻辑非三种基本运算。12. 如果输入与输出的关系是“有0出1，全1出0“ ，这是 逻辑运算。“全0出0，有1出1“，这是 逻辑运算。13. 一个三位二进制译码器的输入线应有 根，输出线最多有 根。14. 常用的集成触发器按功能可分为RS触发器、 、 、 和T触发器。15. 若要存储5位2进制数，需要 个触发器。三、 简答题1. 组合逻辑
6、电路与时序逻辑电路有何区别?2. 同步时序逻辑电路与异步时序电路有何区别?42. 4-2 线编码器往往省略 0 输入线，这是为什么？3. 实验时只有 74LS112 双 JK 触发器，怎么将其转换为 T 触发器使用？4. 试给出常用的两种实现组合逻辑函数的常用电路？四、 分析题1. 用卡诺图化简函数 F(A,B,C,D)=(0，7，9，11) +d (3，5，15)。 2. 如图 4 是一片 4 选 1 数据选择器实现 F(A,B,C)函数，试写出 F 表达式，并转换成标准与或式。图 43. 写出如图 5 所示组合逻辑电路的表达式，列出真值表。图 554. 由四位二进制计数器 74161 及门
7、电路组成的时序电路如图 6 所示。要求画出状态转换图，说明电路为几进制计数器。Q0Q1Q2Q3PTC PD0D1D2D3QC CLDCr7 4 1 6 1&1C P100 10图 6五、 作图题（9 分）1. JK 触发器的 CP，J, K 端分别加上如图 7 所示的波形时，试画出 Q 端的输出波形。设初始状态为 0。C 1 1 J 1 K QC PJKQC PJK图 762. 基本 R-S 触发器的电路如图 8 所示，根据输入波形画出对应的输出 Q 波形。图 83. 画出图 9 所示电路的 Q0、 Q1 的输出波形，假设初始状态皆为 0。图 9六、 设计题（30 分）1. 设计一多数表决电路
8、，要求 A、B、C 三人中只要有两人以上（包括两人）同意，则决议就能通过，但A 还有决定权，即只要 A 同意，即使其他人不同意也能通过。假设同意用高电平 “1”表示，不同意用低电平“0”表示；通过用高电平“1”表示，不通过用低电平“0”表示，输出结果用变量 F 表示。试求：（1）列出真值表并写出输出的逻辑函数表达式；（2）化简输出逻辑函数，用与非门实现设计并画出电路图。72. 试用八选一数据选择器 74151 实现逻辑函数 F=(1，3，5，6)，要求写出分析过程，画出逻辑电路图。3. 采用集成译码器 74LS138 和必要的门电路实现逻辑函数功能F（A，B，C ，D）=m 1+m5+m9，要
9、求写出分析过程，给出连接线路图。4. 设计一个 101 串行序列检测电路，当电路检测到输入连续出现 101 时输出为 1，否则为 0.画出状态转移图和逻辑电路图。5. 试用计数器 74LS161 和八选一数据选择器 74LS151 构成序列信号发生器，产生一个 8 位的序列信号00010111，画出连接线路图。86. 用 74LS161 设计一个实现模 8 的记数器，并且用 7 段字型数码管显示记数结果。要求写出分析设计过程及结果，画出逻辑电路图。 (提示：74LS48 为译码器，主要完成 BCD 码到 7 段字型数码管的译码。) 7. 使用触发器设计一个 7 进制减法计数器，给出时钟方程、驱动方程、状态方程以及输出方程，画出逻辑电路图。
