1、 0 1 A = 1 A = 1 A = 0 A = 0 数字电子技术模拟题一 一、单项选择题 （ 2 10 分） 1 下列等式成立的是（ ） A、 A 1=A B、 A 0=A C、 A+AB=A D、 A+AB=B 2 函数 F = ( A + B + C + D ) ( A + B + C + D ) ( A + C + D )的标准与或表达式是（ ） A、 F= m(1,3,4,7,12) B、 F= m(0,4,7,12) C、 F= m(0,4,7,5,6,8,9,10,12,13,14,15) D、 F= m(1,2,3,5,6,8,9,10,11,13,14,15) 3属于时序
2、逻辑电 路的是（ ）。 A、寄存器 B、 ROM C、加法器 D、编码器 4同步时序电路和异步时序电路比较，其差异在于后者（ ） A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关，与输入无关 5将容量为 256 4 的 RAM 扩展成 1K 8 的 RAM，需（ ）片 256 4 的 RAM。 A、 16 B、 2 C、 4 D、 8 6在下图所示电路 中，能完成 01nQ 逻辑功能的电路有（ ）。 A、 B、 C、 D、 7函数 F=A C+AB+B C ，无冒险的组合为（ ）。 A、 B=C=1 B、 A=0， B=0 C、 A=1， C=0 D、 B
3、=C=O 8存储器 RAM 在运行时具有（ ）。 A、读功能 B、写功能 C、读 /写功能 D、 无读 /写功能 9 触发器的状态转换图如下，则它是：（ ） A、 T 触发器 B、 RS 触发器 C、 JK触发器 D、 D 触发器 10将三角波变换为矩形波，需选用（ ） A、多谐振荡器 B、施密特触发器 C、双稳态触发器 D、单稳态触发器 二、判断题 （ 1 10 分） （ ） 1、在二进制与十六进制的转换中，有下列关系： （ 1001110111110001） B=（ 9DF1） H （ ） 2、 8421 码和 8421BCD 码都是四位二进制代码。 （ ） 3、二进制数 1001 和二进
4、制代码 1001 都表示十进制数 9。 （ ） 4、 TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。 （ ） 5、 OC 与非门的输出端可以并联运行，实现“线与”关系，即 L=L1+L2 （ ） 6、 CMOS 门电路中输入端悬空作逻辑 0 使用。 （ ） 7、数字电路中最基本的运算电路是加法器。 （ ） 8、要改变触发器的状态，必须有 CP 脉冲的配合。 （ ） 9、容量为 256 4 的存储器，每字 4 位，共计 256 字， 1024 个存储单元。 （ ） 10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。 三、分析计算题 （ 7 6 分） 1 、 如 果
5、 )9,8,6,4,3,2(),( mDCBAF 的 最 简 与 或 表 达 式 为CBDBAF 是否存在约束条件？如果存在，试指出约束条件。 2、 下图为双 4 选 1 数据选择器构成的组合逻辑电路，输入量为 A、 B、 C，输出逻辑函数为 F1， F2，试写出 F1、 F2，逻辑表达式。 3、用一片 74138 译码器和门电路实现全加器，写出真值表，画出电路图。 4、 分析下图所示电路的逻辑功能，并将结果填入下表。 5、电路如下图所示，设起始状态 Q2Q1=00，问经过系统时钟信号 3 个 CP 脉冲作用后，Q2Q1 处于什么状态？并画出 Q2Q1 的波形。 6、图示电路是 PAL 的一种
6、极性可 编程输出结构，若要求 Y A B ABC ，试用符号“”对该电路矩阵进行恰当的编程。 1= 1 YA B CA B C四、设计题 （共 2 小题， 1 小题 12 分， 2 小题 8 分，共 20分） 1、 试用正边沿 D 触发器和门器件设计一个状态转换如 0 2 4 1 3的模 5 同步计数器。并检查电路的自启动能力。 2、用两片 74LS290 异步十进制计数器芯片设计一个 60 进制计数器的电路 ,画出电路连接图。 附： 74LS290 集成芯片功能表 CP R01 R02 R91 R92 功能 1 1 任一为 0 清 0(QDQCQBQA=0000) 任 意 1 1 置 9(Q
7、DQCQBQA=1001) 任一为 0 任一为 0 计数 五、综合题 （ 8 分） 试用 8 选 1 数据选择器 741 51 和 四位同步二进制加法计数器 7 4 LS 161 芯片设计序列信号发生器，序列信号为 110 0 11 01（左位在先），画出电路连线图。 附 74LS161 四位同步二进制加法计数器芯片功能表。 BADCABDCDBBAF ）（数字电子技术模拟题二 一、单项选择题（ 2 10 分） 1 在下列数据中，数值最小的是（ ） A、 59H B、 130O C、 1010111B D、 100101118421BCD 2 函数 的标准与或表达式是（ ） A、 F=m(0,
8、1,3,4,7,11,13,15) B、 F= m(0,1,6,7,8,9,10,11) C、 F= m(0,1,6,7,12,13,14,15) D、 F= m(0,1,4,7,12,13,14,15) 3典型的五管 TTL 与非门，输入端采用多发射极三极管是为了： A、放大输入信号 B、实现或逻辑 C、提高带负载能力 D、提高工作速度 4电路由 TTL 门电路组成 ,F 的逻辑表达式是（ ）。 A、 BACBCF += B、 BACBCF += C、 BACBCF += D、 BACCBF += 5 为 实现“线与”的逻辑功能，应选用： A、与门 B、与非门 C、传输门 D、集电极开路门
9、6 下列哪类触发器有一次变化现象（ ）。 A、同步 RS 触发器 B、主从 JK 触发器 C、边沿 JK 触发器 D、边沿 D 触发器 7集成十进制加法计数器初态为 Q3Q2Q1Q0=1001,经过 5 个 CP 脉冲后 ,计数器状态为（ ） A、 0000 B、 0100 C、 0101 D、 1110 下面说法错误的是（ ） A、 RAM 分为静态 RAM 和动态 RAM B、 RAM 指在存储器中任意指定的位置读写信息 C、译码电路采用 CMOS 或非门组成 9用容量为 16K 8 位存储芯片构成容量为 64K 8 位的存储系统，需（ ）片16K 8 位存储芯片 ,需 ( )根地址线 ,
10、( )根数据线。 A、 4,16,8 B、 4,14,8 C、 2,16,8 D、 2,14,16 10集成单稳态触 发器的暂稳态维持时间取决于 ( )。 A、 R、 C 元件参数 B、 所用门电路的传输延迟时间 C、 触发脉冲持续的时间 D、 器件本身的参数 二、判断题（ 1 10 分） （ ） 1、 8421 码和 8421BCD 码都是四位二进制代码。 （ ） 2、二进制数代码 1000 和二进制代码 1001 都可以表示十进制数 8。 （ ） 3、 保险库有一把锁， A、 B 两名经理各有一把钥匙，必须两名经理同时在才能开锁。 用 F 表示打开保险库锁的状态， F 的逻辑表达式为： B
11、AF += （ ） 4、 TSL 门输出有三种状态。 （ ） 5、 TG 门只用于数字信号的传输。 （ ） 6、 CMOS 门电路中输入端悬空作逻辑 0 使用。 （ ） 7、要改变触发器的状态，必须有 CP 脉冲的配合。 （ ） 8、 掩膜 R O M 只能改写有限次 。 （ ） 9、 将三角波变换为矩形波，需选用施密特触发器。 （ ） 10、矩形脉冲只能通过自激振荡产生。 三、分析计算题（ 1-5 小题每题 8 分， 6 小题 10分，共 50分 ） 1、 电路如图所示： （ 1）、按图直接写出 Y 的表达式 （ 2）、根据反演规则写出 Y 的反函数 Y （ 3）、根据对偶规则写出 Y 的对
12、偶式 Y （ 4）、写出 Y 的最简与或表达式 222 组 合逻辑电路输入（ X、 Y、 Z）输出（ L）波形如图所示，分析该电路的逻辑功能。 并用最少的两输入与非门实现（无反变量输入） 3、已知某触发器的状态转换图，写出此触发器的特性方程，并用 D 和 JK 触发器实现它。 4、 电路由 JK 触发器 及 与非 门构成，试写出特性方程、驱动方程和状态方程。该电路若在 K 输入处以置 0 代替 Qn，则电路功能是否会改变？ 5 、 图 示 电 路 是 PAL 的 一 种 极 性 可 编 程 输 出 结 构 ， 若 要 求)+= CBABCAY ( ，试用符号“”对该电路矩阵进行恰当的 编程。
13、1 = 1 Y A B C A B C 6、由集成四位比较器 74LS85 和集成计数器 74LS161 构成一个定时电路如图所示， Z 是信号输出端。 比较器 A3A2A1A0 预置为 1001，计数器的数据输入端 DCBA 预置为 0010，试问： （ 1） 当 Z 接在 LD 端时（ RD 置 1），一个 Z 脉冲周期内包含多少个时钟脉冲 CP？ （ 2） 当 Z 接在 RD 端时（ LD 置 1），一个 Z 脉冲周期内又包含多少个时钟脉冲 CP？ 简单写出分析过程 四、设计题（ 10 2 分 ） 2、 试用正边沿 JK触发器和门器件设计一个模可变同步减计数器。当 X=0时 M=3；当
14、X=1 时， M=4。检 查电路的自启动能力。 2、用两片 74LS290（异步二 -五 -十进制加计数器）芯片设计一个 54 进制加计数器 ,画出电路连接图。 附： 74LS290 集成芯片功能表 CP R01 R02 R91 R92 功能 1 1 任一为 0 清 0(QDQCQBQA=0000) 任 意 1 1 置 9(QDQCQBQA=1001) 任一为 0 任一为 0 计数 0 1 A = 1 A = 0 A = 0 A = 1 数字电子技术模拟题三 一、选择题（ 2 10 分） 1、 F=AB+CD 的真值表中， F=1 的状态有：（ ） a、 2 个 b、 4 个 c、 6 个 d
15、、 8 个 2、在系列逻辑运算中，错误的是：（ ） a、 若 A=B，则 AB=A b、若 1+A=B，则 1+A+AB=B c、 A+B=B+C，则 A=C d、都正确 3、双输入 CMOS 与非门如右图，输出 Z 为：（ ） a、 Z=A b、 Z= A c、 Z=0 d、 Z=1 4、欲使一路数据分配到多路装置应选用带使能端的：（ ） a、编码器 b、译码器 c、选择器 d、比较器 5、 JK 触发器在 CP 脉冲作用下，欲使 Qn+1=1，则必须使 ：（ ） a、 J=1， K=0 b、 J=0， K=0 c、 J=0， K=1 d、 J=1， K=1 6、触发器的状态转换图如下，则它
16、是：（ ） a、 RS 触发器 b、 D 触发器 c、 JK 触发器 d、 T 触发器 7、将三角波变换为矩形波，需选用：（ ） a、施密特触发器 b、多谐振荡器 c、双稳态触发器 d、单稳态触发器 8、 如 图 所 示 时 序 逻 辑 电 路 为 （ ）。 a、 移位 寄 存 器 b、 同步 二 进 制 加 法 计 数 器 c、 异 步 二 进 制 减 法 计 数 器 c、 异 步 二 进 制 加 法 计 数 器 9、 逻 辑 电 路 如 图 所 示， 当 A=“ 0”， B=“ 1” 时， C脉 冲 来 到 后 D 触 发 器 ( )。 a、 置“ 0” b、 保 持 原 状 态 c、 置
17、“ 1” d、 具 有 计 数 功 能 DCQQ=1A1BC110、 如图所示逻辑电路为 （ ） 。 a、 同步二进制加法计数器 A Z 10k D 1R D 1 Q 1Q 1D 0R D 0 Q 0Q 0D 0R DCQ 1Q 0K 1J 1Q 1Q 1CR DQ 0 Q 1K 0J 0Q 0Q 0b、 异步二进制加法计数器 c、 同步二进制减法计数器 d、 异步二进制减法计数器 二、判断题（ 2 10 分） （ ） 1、在二进制与十六进制的转换中，有下列关系： （ 1001110111110001） B=（ 9DF1） H （ ） 2、 8421 码和 8421BCD 码都是四位二进制代码
18、。 （ ） 3、二进制数 1001 和二进制代码 1001 都表示十进制数 9。 （ ） 4、 TTL 与非门输入采用多发射极三极管，其目的是提高电路的抗干扰能力。 （ ） 5、 OC 与非门的输出端可以并联运行，实现“线与”关系，即 L=L1+L2 （ ） 6、在具有三组与输入端的与或非门中，当只使用其中的两组与输入端时，余下的一组与输入端应接高电平。 （ ） 7、数字电路中最基本的运算电路是加法器。 （ ） 8、要改变触发器的状态，必须有 CP 脉冲的配合。 （ ） 9、容量为 256 4 的存储器，每字 4 位，共计 256 字， 1024 个存储单元。 （ ） 10、自激多谐振荡器不需
19、外加触发信号，就能自动的输出矩形脉冲。 三、化简逻辑函数（ 12 分） 1、 （ 6 分）用公式法： CABCBBCAACL 2、 （ 6 分）用卡诺图法： DABCBAA B DDCBBAL 四、组合逻辑电路（ 18 分） 1、设有一组合逻辑 部件，不知内部结构，测得其输入波形 A， B， C 与输出波形 L 如图所示， 1）试列写出真值表； 2）写出逻辑表达式； 3）画出 由 7 41 38译码器构成逻辑图。 (本大题 10 分 ) 2、下图为双 4 选 1 数据选择器构成的组合逻辑电路，输入量为 A、 B、 C，输出逻辑函数为F1， F2，试写出 F1， F2，逻辑表达式。（ 8 分）
20、五、时序逻辑电路（ 20 分） 1. (8 分 )设负边沿 JK 触发器的初始状态为 0， CP、 J、 K 信号如图所示，试画出 Q 端的波形。 2、（ 12 分） 逻辑电路如图所示， 1. 写出时钟方程， 2. 写出驱动方程， 3. 求解 状态方程， 4. 列写状态表， 5. 已知 C 脉冲波形，画出输出 Q0 ， Q1 的波形，判断该计数器是加法还是减法？是异步还是同步？ （设 Q0 ， Q1 的初始状态均为“ 00”）。（ 12 分） 六、 综合题设计（ 10分） 四位二进制计数器 74161 的功能表和逻辑符号如下图所示。 1、 试说明该器件的各引脚的作用。 2、 分别用清零法和置数法和适当的逻辑门构造 9 进制计数器。
