1、本科毕业设计（20届）简易等效采样数字示波器的设计与实现所在学院专业班级电子信息科学与技术学生姓名学号指导教师职称完成日期年月I摘要【摘要】目前，数字示波器在各种电子信号测量设备的应用中有着非常广泛的应用。本文研究了等效采样技术，利用顺序等效采样的方式成功设计了一款等效采样数字示波器。该系统以C8051F020单片机为控制核心，以FPGA为数据处理核心。系统主要包括输入调理、跟踪触发、信号采集、数据处理等模块，含有四个扫描时基档，三个垂直灵敏度档，具有波形存储、回放显示和频率测量等功能。经过测定，该示波器的等效采样率能够达到100MSA/S，有效地扩展了示波器的工作带宽，具有较高的实用价值。【
2、关键词】等效采样；C8051F020；FPGA；数字示波器。IIABSTRACT【ABSTRACT】CURRENTLY,DIGITALSCILLOSCOPEAPPLICATIONSISALWAYSUSEDINAVARIETYOFELECTRONICEQUIPMENTTOTHEELECTRONICSINDUSTRY,THESCILLOSCOPEHASPLAYEDANEXTREMELYIMPORTANTROLEWITHTHEFUNCTIONALITYANDINTEGRATIONOFELECTRONICDEVICESADVANCED,THESCILLOSCOPEHASBEENGREATLYDEVEL
3、OPEDINPARTICULAR,THERAPIDDEVELOPMENTOFDIGITALOSCILLOSCOPEHASMADEABIGADVANCEWHICHLOVEDBYTHEMAJORITYOFELECTRONICDEVELOPERSINTHISPAPER,ADIGITALOSCILLOSCOPEUSINGSEQUENCEEQUIVALENTSAMPLINGMETHODISPRESENTEDTHEOSCILLOSCOPECONSISTSOFINPUTCONDITIONING,TRACKINGTRIGGER,SIGNALACQUISITION,DATAPROCESSINGFUNCTIONM
4、ODULES,ANDCONTAINSFOURSCANNINGSTALLS,THREEVERTICALSENSITIVITYSTALLSITALSOHASFUNCTIONSOFTHEWAVEFORMSTORAGE,PLAYBACK,ANDFREQUENCYMEASUREMENTREALTIMESAMPLINGMETHODANDSEQUENCEEQUIVALENTSAMPLINGMETHODAREADOPTED,WHICHHASWIDENTHEFREQUENCYBANDOFTHEOSCILLOSCOPETHESYSTEMHASHIGHPRACTICALVALUE【KEYWORDS】EQUIVALE
5、NTSAMPLING；C8051F020；FPGA；DIGITALOSCILLOSCOPE。III目录摘要IABSTRACTII目录III1前言111示波器的特点112当前国内外示波器发展的历史与现状113课题研究的主要内容214本章小结22采样原理的介绍与分析321实时采样322等效采样4221顺序等效采样4222随机等效采样523采样方案的选择624本章小结73系统总体设计方案选取831系统总体设计方案一单片机单片机832系统总体设计方案二FPGA单片机833系统总体设计方案的选择834系统方案的具体设计935本章小结94系统硬件电路设计1041外围电路设计10411部分元器件介绍1041
6、2外围电路具体设计11413外围电路整体设计1442FPGA硬件电路设计16421FPGA的发展简介16422锁相环16423TLC551017424THS565118425TLV561919426FPGA目标板1943单片机硬件电路设计2144本章小结235系统软件设计2451FPGA软件设计24511QUARTUSII软件简介24512A/D驱动模块25513采样时序控制模块26IV514控制模块2852单片机软件设计2953本章小结296系统调试与参数测量3061外围电路调试30611调理及触发电路的调试30612采样保持电路的调试3062FPGA电路调试3063系统性能参数测量3163
7、1测量仪器31632测量参数记录与数据分析3164本章小结347总结35参考文献36致谢错误未定义书签。附录错误未定义书签。1前言11示波器的特点示波器是用来测量各种电信号的电子仪器，可以简单的视为能够显示图形的电压表。示波器能够非常形象地显示出随着时间变化的电信号的波形，是一款非常有用的电信号测量仪器。先期的示波器主要是模拟示波器的应用。模拟示波器采用模拟电路设计，其核心元器件是示波管。示波管里含有电子枪，电子枪将电子束发射到含有荧光物质的屏幕，这样就显示出了所测电信号的波形特征。直到现在模拟示波器依旧在有关电子行业的各个应用领域中充当着十分重要的角色。但是模拟示波器一直有着一些没有办法克服
8、的缺点，比如信号带宽频率不能太高；不能够有效存储波形；对瞬时信号和单次信号不易观测；不能很好的实现预触发功能等等，所以模拟示波器现在难以满足电子测量的需要。随着模拟示波器在实际应用中表现出来的不足，数字示波器得到了很大的发展。数字示波器是把输入的被测信号通过A/D转换器转变成离散的数字信号，然后将数据存储在存储器中。处理器将采集的波形数据进行处理，然后通过D/A还原成模拟信号就可以在显示器上显示所测的信号波形了。不同于模拟示波器，数字示波器不仅适用于重复规律信号的测量观察，也同样适用于单次信号和瞬态信号的测量观察。与模拟示波器相比，数字示波器能够对数据进行长时间的存储，还能够捕捉采集触发点前的
9、信号波形信息，而且还能够共享实验数据。由于数字示波器加入了数字化处理技术，在结合智能的计算机一起构成了更强大的测试控制系统。数字示波器可以很方便的构成自动测试系统，使得数据可以在不同的测试观察系统中进行数据的传输和数据的处理。随着数字式示波器的价格不断降低和技术的日益成熟,数字示波器在电子信号测试领域大展拳脚，很快占有了示波器的大部分市场。正是有着这样的优点，电子数字示波器在各个不同的领域中扮演着愈来愈重要的角色。不用说电子领域，就是在机械方面、纺织制品、水力水电以及高端军事应用方面都有着不俗的表现。总之，不论是模拟示波器还是数字示波器都是电子设计人员不可或缺的测量调试工具。在实际使用中，示波
10、器不仅可以观察测量信号波形，更为重要的是示波器可以很好的分析被测信号波形的各种参数特性。从而提高了设计人员的工作效率，使得系统设计方案得到更好的优化。12当前国内外示波器发展的历史与现状在国外，早期主要是模拟示波器的开发，其带宽等性能都比较低。在半导体技术以及电子计算机技术飞速发展的大背景下，电子示波器的带宽也相应的提高跟多。六十年代时期美国等发达国家成功开发生产出带宽达GHZ的数字示波器，而且功能相对于模拟示波器强大了许多。从此模拟示波器发展缓慢，而数字示波器发展迅猛。由于竞争的激烈性，一些国家甚至退出示波器市场，目前美2国在示波器方面的技术处于领先地位。在国内，近几年厂商在数字示波器市场开
11、发上取得了很好的成绩。但与国外大公司相比，国内企业仍有很大的差距，如产品主要针对中低端市场，无法满足高速测试需要，测试解决方案扩展低。在国内很多厂家、研究机构以及一些高校等都在加快示波器的更新换代。目前市场上出现的示波器不断向中高端产品发展，市场不断推出性能更加强大的多功能示波器以满足更高更准的测试要求。13课题研究的主要内容课题研究的主要内容本次设计研究的基本内容是采样原理技术的理解与应用并且制作一个简易等效采样数字示波器。本设计采用实时采样和等效采样两种工作方式，以C8051F020单片机和FPGA为核心制作一个更高的等效采样率、更宽的测量范围及更好的可靠性的简易等效采样数字示波器。本次制
12、作的简易数字采样示波器样机的主要性能要求如下1显示屏的刻度为8DIV10DIV，垂直分辨率为8BITS，水平显示分辨率20点/DIV，能测量1MHZ以内的周期信号。2垂直灵敏度要求含1V/DIV、01V/DIV、2MV/DIV三档。电压测量误差5。3实时采样速率1MSA/S，要求含有三档扫描速度，能完整观察示波器测量范围内波形，波形周期测量误差5。4仪器的触发电路采用内触发方式，要求上升沿触发，触发电平可调。5显示部分采用液晶显示器。6其它功能模块。14本章小结本章节简单的介绍了示波器的应用以及示波器的发展历史。文中就示波器在国外与国内的发展做了分析对比。最后提出了本次课题设计的主要内容。32
13、采样原理的介绍与分析随着电子技术的飞速发展，示波器技术也突飞猛进。从1931年含有示波管的第一台电子示波器到现在采样速率达到GHZ的数字示波器，采样技术也不断地快速来发展来适应示波器应用。先期的采样技术主要是实时采样技术，到后来又提出了等效采样技术。等效采样又可分为顺序等效采样和随机等效采样。本章节主要研究分析采样技术，通过对各种采样技术的分析对比，最终确定本次设计所采用的采样技术方案。21实时采样实时采样（REALTIMESAMPLING）即我们一般所谓的采样定理，也可称为奈奎斯特采样定理，有的文章中也称为香农采样定理。在示波器中，实时采样是指触发一次后示波器就完成整个波形的采样过程，而且采
14、样点按照前后顺序依次采集。实时采样可以处理规律的周期信号，也可以处理不规律的非周期信号以及单次信号。一般用实时采样率来表示实时采样的性能，大部分的示波器标出来的采样率一般都指的是实时采样率。采样率（SAMPLINGRATE）是每秒采集被测波形信息样本的次数，单位用HZ表示。采样率的倒数即是信号的采样周期，也就是相邻采样点之间的时间间隔。对于示波器来说，采样率越高也即采样周期越短，示波器恢复的波形也就越接近原始波形。我们知道，A/D转换器（ADC）的转换速率是示波器采样速率的一个最主要的因数，一般用每秒所采集的样点数目表示ADC的速度，符号为SA/S（SAMPLE/SECOND）。除了转换速率以
15、外，分辨率也是A/D转换器的一个技术指标，一般用位数来表示。分辨率可以表示ADC转换的位数精度分辨率越高，那么AD的转换就越精确。但是，增加分辨率一般会导致转换速率的降低。根据奈奎斯特采样定理要求，要重新获得原来信号的信息采样频率至少为原来信号频率的两倍，这样我们才能获得原始信号的信息从而重建信号。如果采样率低于这个要求，那么重建的波形会发生失真或者混叠的现象，有时候也可能会得不到任何波形信息。下面图21给出了以原始信号波形频率F的1倍、4/3倍、2倍即采样率以F、4/3F、2F进行采样的结果图。依据图21给出的信息，我们可以看出如果以采样率F对原始信号进行采样，我们几乎得不到原始信号的任何信
16、息。如果以采样率以4/3F对原始信号进行采样，我们可以重建一个类似波形。但是这个重建波形除了形状和幅度和原始波形一样外，信号波形的频率发生了变化。如果以采样率2F对原始信号进行采样并且正好在峰值处采集样点，这样我们可以恢复重建原始信号波形。在实际应用中，采样率一般达到原始信息波形频率的35倍才能比较全面的再现原始波形，这还需要一些比较好的内插算法。4图21不同频率实时采样效果图22等效采样对于很多技术人员来讲，只含有实时采样的示波器提供的时间分辨率低使得很多时候不能够满足测量工作的要求。但是很多情况下，需要测量分析的信号都是规律的重复性信号。这些信号的频率很高，受到设备器材的限制实时采样的时间
17、分辨率不能满足测试要求。这种情况下，技术人员发展了等效采样技术。等效采样利用不同信号周期采集到的采样点来重构信号波形。等效采样需要多次触发，每次触发采集一个样本点。这些采样点来自信号的不同周期，然后将这些信号重新组合来重构原始信号波形。这种方式可以以相对较低的采样率来获得相对较高的带宽，从而使示波器的时间分辨率相应的提高了很多。等效采样不受奈奎斯特采样定理的限制，但是测量的信号必须是规律重复信号。目前，等效采样有两种不同的实现方式，分为顺序等效采样和随机等效采样。221顺序等效采样顺序等效采样的样本点采集的过程是依照一个固定的次序来进行采集的。采集样本点时一个触发对应一个采样点。然后将采集到得
18、样本点存储起来，直到存储空间被填满。最后根据这些依次采集的样本点就可以复现信号波形。在采集样本点的过程中，存储空间决定了触发事件的次数。图22顺序等效采样由图22可以清晰地解释说明顺序等效采样的基本原理。如图22所示，当第一个触发信号来5临时进行第一个样本的采集并且把样本点存储起来。这个时候任务开了一个定时系统，计时T后进行第二次触发。第二个触发信号来临后进行第二个样本点的采集并且存储样本点。这个时候采集的第二个样本点与第一个样本点之间就有了时间差T。在此时，定时系统又计时T，进行第三次触发。第三个触发信号来了以后进行第三个样本点的采集并且存储样本点。如果以第一次触发的时间点为时间准轴，采集第
19、二个样本点的时候相当于延迟T后进行的采样，那么采集的第三个样本点的时候相当于延迟2T后进行的采样。这样，采集第N个样本点是在延迟（N1）T时进行操作采集的。再按照这样的采样方式，接连进行以后的采样操作。假如我们按照这样的采样方式采集了十个样本点，图3就表示了这十个样本点恢复重构原始信号波形的情况。由图可看出，重构波形时的采样点是按照采样时的先后顺序来进行排列组合的，即第一个采集的样本点在重构信号波形的最左端，往右依次是第二个样本点、第三个样本点顺序等效采样就是以这样的方式恢复重构信号波形。可以看得出，这些采样点都是在不同的周期采集的而不是在在一个周期内采集的。图23顺序等效采样原理重构的原始波
20、形222随机等效采样不同于顺序等效采样，随机等效采样样本点的采集过程是随机进行的。在随机等效采样中，对信号波形采集使用的频率必须是固定的。随机等效采样的核心是测量每次采样的采样点与触发信号之间的微小时间间隔。随机等效采样中的时间间隔是电路随机产生的。随机等效采样也需要对信号波形多个周期的信息进行采集取样存储。然后根据测量得到的幅度值或者采样频率对采集到的信号波形样本点进行排序，这样我们依据这些排列好的样本点就可以恢复重构原始信号波形信息。6图24随机等效采样过程由图24可以清晰地说明随机等效采样的原理。在随机等效采样中，采样频率必须保持始终不变。脉冲和脉冲之间是一个固定的值，如图中的时间T。在
21、图24中，我们将固定时间T分为4个相等的部分。在采集样本点中，最大的问题是准确无误地测量触发点与下一次采样脉冲之间的时间间隔，如图中的T1、T2、T3、T4。这个微小的时间间隔是随机的，没有一个固定的值。如图24中所示我们可以通过T1、T2、T3、T4时间间隔算出这次采集的样本点相对于触发点的具体位置，然后把采集的数据存储起来进行下一轮采样。在采集足够多的样本点后，将这些随机采集的样本点进行排序。通过这样的方式，我们就可以恢复重构原始信号波形信息。图25随机等效采样原理重构的原始波形23采样方案的选择如果测量的是频率不是很高的信号波形，实时采样可以表现出很多优点。实时采样几乎可以采集任何不同类
22、型的信号波形，只要信号波形输入就可以立即采集样本点。像实时采样可以很好地应用于单次信号的采样或者是连续信号的采样。像规则的或不规则的、周期的或非周期的信号波形，实时采样都可以很好的处理。但有个前提条件，就是硬件要达到奈奎斯特采样定理的要求。实时采样的特点是所有采集到的样本点都是按照时间的先后顺序进行的，所以相对容易恢复原始信号波形的信息。所以，在本次设计中信号波形频率小于1MHZ时采用实时采样。由于受到一些硬件的限制，实时采样不能很好的应用于一些较高频率的信号波形。像AD的转换速度限制了实时采样的采样率不能很高。而等效采样却克服了实时采样率不够高的缺点，采集信7号波形时等效的采样率可以很高。从
23、前面介绍的等效采样原理可以看出，顺序等效采样以时间的先后为顺序进行采集样本点。顺序等效采样的原理也相对简单，等效换算过来的采样率也很高。因为以时间为序，顺序等效采样比较容易恢复重建原始信号波形。顺序等效采样的关键是延时时间差的有效控制。在实验室中一般可用的器件中，一些芯片可以产生的延时时间差可以达到非常高的精度。例外，顺序等效采样算法编程比较简单可控。在示波器技术的发展应用中，顺序等效采样的开发应用先于随机等效采样，技术相对于随机采样更加成熟。所以，本次设计选择了顺序等效采样进行等效采样。相对于顺序等效采样，随机等效采样能够采集处理触发前的信号波形。但是随机等效采样的采样算法十分复杂。而且随机
24、等效采样对数据空间要求比较大，有了足够大的数据空间才能更好的恢复重建信号波形。由于随机等效采样采集样本点是随机的，所以随机采样要求很高的采样控制。24本章小结本章节对采样定理进行了介绍，包括实时采样以及等效采样原理的实现原理做了详尽的描述。文章重点对顺序等效采样原理和随机等效采样原理做了具体地分析对比，最终选择顺序等效采样作为本次设计的等效采样原理。83系统总体设计方案选取如前文所讲，这次设计原理上我们采用了实时采样与顺序等效采样。本章节所讲内容是依据设计的大体要求来选择确定设计的总体方案。本次设计要求制作的示波器可以采集到比较高频率的信号波形。在示波器的采样方式上选择了实时采样与顺序等效采样
25、。若被测信号波形的频率低于1MHZ，系统应用实时采样来完成采集过程。若被测信号波形的频率高于1MHZ，系统选用顺序等效采样来完成采样过程。下面我们就现行的两个系统总体设计方案进行具体介绍，并且根据本次设计的要求选出方案。31系统总体设计方案一单片机单片机此方案应用纯单片机的工作方式来完成设计要求的的所有功能。其中单片机一来完成信号波形的采样、样本数据的处理以及一些时钟的控制等功能。单片机二来完成信号波形频率的测量以及DA数据输出、键盘控制等功能。单片机外围电路单片机31单片机单片机方式简单示意图32系统总体设计方案二FPGA单片机此方案应用FPGA与单片机相结合的方式来完成整个设计的关键部分。
26、FPGA功能强大，设计非常灵活。此方案中，FPGA主要用来产生时基和控制采样时序，还对测信号波形的频率进行测量。单片机主要来完成人机界面、信号波形显示和对部分电路进行控制等功能。单片机外围电路FPGA32FPGA单片机方式简单示意图33系统总体设计方案的选择系统总体设计方案一以单片机为核心来完成设计的各项要求。这个方案的好处是系统的规模比较小，而且设计制作的成本也比较低。但是单片机内部可利用的资源比较少，而且单片机的扩展性也不是很好。尤其在对高速的信号进行处理时，单片机表现的不尽人意。系统总体设计方案二是以FPGA为核心来完成设计的各项要求。FPGA在处理信号的速度方面表现出优良的特性。FPG
27、A可以很好的处理高频率的信号。对于使用FPGA开发的人员来讲，FPGA9具有很好的灵活性。相对于单片机来讲，FPGA在精度控制方面表现良好。一般利用FPGA进行开发可以提高电路系统的稳定性。通过对上面两种设计方案的比较，我们可以很明显地看出系统总体设计方案二的优势。本设计主要针对的是高速信号的采样，这也正是设计方案二对于方案一的优势所在。考虑到实验室可提供的实验器件和实验条件，本设计选择了系统总体设计方案二FPGA单片机的方式来完成本次设计的任务。34系统方案的具体设计这次设计方案选择了FPGA单片机的方式来完成设计。如图所示，整体电路可以分为三大块外围电路模块、FPGA模块、单片机模块。信号
28、调理电路触发电路FPGA采样/保持电路输入A/D转换电路单片机显示输出采样时序控制FIFO锁相环频率计D/A33系统总体设计简单框图外围电路模块主要包括信号调理电路、采样/保持电路和A/D转换电路。信号调理电路对输入的被测信号进行放大、滤波和抬升等操作，使得被测信号可以更好地被FPGA进行处理。像电压跟随电路可以增大电路的输入阻抗。电压放大电路可以对被测信号进行放大。采样/保持电路可以很好地对信号进行保持，以便AD顺利的进行采样操作。FPGA模块是本次设计的核心模块，包括硬件设计和软件设计。FPGA模块主要用于产生精确的时基、对AD采样进行控制以及对数据进行缓存等功能。单片机模块主要完成的是人
29、机界面的任务，像数据的简单后续处理、按键的控制、数据的显示等功能。35本章小结本章节开始的时候提出了两个系统总体设计方案并且进行了简单介绍。文中通过对方案一与方案二的对比分析，并结合实验室能够提供的实验器材以及实验环境，最终选择了方案二作为本次设计的总体设计方案。104系统硬件电路设计本章节主要讲述整个系统硬件电路的设计，完成示波器样机的制作。章节里对硬件电路中用到的主要元器件进行了简单的介绍，最要的是对硬件电路的各个模块进行了详细的介绍，包括具体电路的工作原理、电路图设计、实现的主要功能等都进行了详细的讲解。本次设计的整个系统硬件电路分为三大块外围电路模块、FPGA模块和单片机模块。41外围
30、电路设计外围电路主要进行的是信号的前期调理，包括滤波、信号放大、线性化等信号处理工作。这样使得被测信号经过外围电路的调理变换成适于AD模块采样的信号。所以，外围硬件电路的设计也很重要。根据本次设计的各项指标要求，外围电路具体包含有电压跟随电路、电压放大电路、电压抬升电路、电压比较电路、采样保持电路。411部分元器件介绍本小节主要对外围硬件电路中用到的部分主要器件进行简单介绍。像设计中用到的LF353、LM393还有MAX9107的简单介绍。1运算放大器LF353LF353是一款高速低噪声的双运算放大器。除了具有高速率和低噪声的特点外，LF353还有功耗低、宽增益带宽和输入电压偏移量小等特性。基
31、于这些特性，LF353常用于一些数模转换电路和采样/保持等其它电路中。图41LF353的引脚图2LM393双电压比较器LM393是一款高性能的双电压集成比较器，具有高精度、低功耗和低偏置等特点。LM393的输入方式为差分输入。LM393可以采用单电源工作也可以采用双电源工作，而且它工作电压范围可以很宽，从2V到36V。但是LM393的输入电流不能过大。图42LM393的引脚图113MAX9107高速比较器MAX9107是一款低功耗高速比较器，其工作电压为5V，传输延时仅为25NS，共模输入范围很宽，从200MV至距离正端电源15V。输出为通用的TTL电平，无需外接上拉电路。较器具有内部滞回，在
32、输入慢变化信号时也能保证干净的输出切换。MAX9107采用常见的8脚SO封装，使用方便。412外围电路具体设计1电压跟随电路电压跟随器电路平常都作为缓冲级或者是隔离级使用。因为电压跟随器电路的特性表现为输入的阻抗高，输出的阻抗低，这样减弱了前后级电路的相互影响。在使用中，电压跟随电路可以提高整个电路的输入阻抗，而信号输入前和输入后的电压基本保持不变。这样就保证了后面的电路能够更好的处理信号。电压跟随电路具体设计如图43所示。R2200C1601UFC1701UFVCCVEE32184U2ALM393C110UFC210UF图43电压跟随电路原理图2电压放大电路电压放大电路对输入的被测信号进行放
33、大。我们选择对输入被测信号进行1倍放大、10倍放大和500倍的放大。依据放大倍数，采用两级放大电路来完成放大的任务工作。一级放大电路如图，二级放大电路如图。因为有三种不同的信号放大倍数，设计采用了拨码开关来连接反馈电阻。本次电压放大电路利用同向比例运算电路根据同向比例运算电路输出电压与输入电压关系公式IFOURRU141得放大倍数一级A和放大倍数二级A。知道两级放大倍数，我们就容易得出总的放大倍数A，二级一级AAA42依据公式可以得出一级放大倍数数值为10倍、2倍和11倍，同时可以得出二级放大倍数数值12为50倍、5倍和11倍，电路利用拨码开关选择放大倍数的组合。这样我们就可以得到总的放大倍数
34、11倍、10倍、500倍。567U2BLM393R6540R427KR503KR1427KR1527KR727KR855R17675R1827KVCCVEE12348765S3SWDIP412348765S4SWDIP432184U3ALF353R901UFR1001UFC1810UFC1910UF图44一级放大电路与二级放大电路图3电压抬升电路电压抬升电路用于抬高信号电压的电平。本次设计的电压抬升电路其实是一个加法电路，工作方式是同向求和,见图45。在本次设计中，信号电压被抬升25V。22110RURURUIIF43根据条件，输入电压为0时，输出为25V；输入为5V时，输出为5V得计算式55
35、2/5555052XFXFRRRR44求得，KRX10，KRF5即，KR545。KR101113567U3BLF353R125KR1910KR205KR455K1122R11100KVCC图45加法电路4电压比较电路本次设计中，电压比较器的同向输入端输入经放大电路放大的信号，而反向输入端则输入经过滑动变阻器控制的触发电平。当电路工作时，只要同向输入端输入电压高于反向输入端输入的电压时，电压比较器就输出高电平，这样电路就获得了一个触发信号，见图46。R464K32184U4ALF353VEEVCCC2301UFA1B2TAP3R1310KVCCC2210UF图46比较器电路5采样保持电路等效采样
36、时输入信号达到兆级，在A/D转换期间输入信号变化较大，会引起转换的误差。所以一般情况下采样信号都不直接送至A/D转换器转换，要示输入到A/D转换器的模拟量在整个转换过程中保持不变。这就需要采样保持器来解决问题。141213U8A4016R16200R4710KR4820VCCVEEC2101UFC2501UFC26100PFC2010UFC2410UF32184U5ALF353图47采样保持电路上图57就是系统的采样保持电路。MAX4066是一个高速模拟开关，信号从1脚输入，2脚输出，通过13脚来控制开关的闭合。413外围电路整体设计调理电路、采样保持电路、A/D转换电路三个部分功能共同组成信
37、号处理整体电路，其原理图见图48。15图48外围电路整体电路图R11MR2200C1601UFC1701UFVCCVEE1J1CON132184U2ALM393567U2BLM393R312KR6540R427KR503KR1427KR1527KR727KR855R17675R1827KVCCVEE12348765S3SWDIP412348765S4SWDIP432184U3ALF353567U3BLF353R125KR901UFR1001UFR1910KR205KR455KR464K1122R11100KVCC32184U4ALF353VEEVCCC2301UFA1B2TAP3R1310KV
38、CC1213U8A4016R16200R4710KR4820VCCVEEC2101UFC2501UFC26100PF1J5CON1C110UFC210UFC1810UFC1910UFC2010UFC2410UFC2210UF1J6CON132184U5ALF353132J4CON3VCCVEEGND1642FPGA硬件电路设计本小节将对FPGA硬件电路的设计展开具体地描述。包含对EP2C5T144C8的应用介绍，还有锁相环的工作原理的介绍。最后就整个FPGA目标开发板的应用进行讲解。421FPGA的发展简介FPGA的全称是现场可编程门阵列（FIELDPROGRAMMABLEGATEARRAY）
39、，是一种功能非常强大的可编程复杂逻辑器件。自上个世纪末一直到今天，FPGA得到了迅猛的发展。现在很多的电子系统都将FPGA作为平台进行开发产品。目前国际上生产开发FPGA的公司有好几家，排名前两名的是ALTERA公司和XILINX公司，两个公司的FPGA的产品差不多占了全球整个市场的60多的市场份额。目前市场上的FPGA大部分都采用了查找表结构，大部分的是基于SRAM的，小部分是基于FLASH和反熔丝工艺的。FPGA有着多元化的配置模式，包括并行模式、串行模式、主从模式和外设模式。FPGA有着很多的优点。相对于过去的一些可编程的逻辑器件，FPGA的集成规模比以往的大很多。FPGA可认为是一种半
40、定制的ASIC电路，所以它具备了ASIC电路的所有特点。除此以外，FPGA自身的许多优势特点。例如随着电子电路集成制造工艺的飞速发展，FPGA的集成规模越来越大，使得FPGA芯片可以实现越来越多的功能。FPGA的内部提供非常丰富的I/O口和触发器。对于电子电路设计开发人员来讲，FPGA的应用开发非常灵活。设计人员不受编辑器的限制可以反复编程，而且利用FPGA进行开发电子产品可以大大降低成本。这是基于这些优良的特性，FPGA在投入市场不久，便风靡全球电子电路设计市场。EP2C5T144C8是美国ALTERA公司CYCLONEII系列产品中的一种FPGA，是一款性价比比较高的芯片。该开发板的核心元
41、件是EP2C5T144C8板载芯片。系统的工作时钟通过50MHZ的有源晶体提供，最高工作频率可以达到250MHZ。芯片采用了90NM工艺制作，内部具有两个锁相环，26个M4K型RAM块,4068个LE单元。EP2C5T144C8内的I/O口数目达到了142个，总得RAM容量达到了119808位，是一款高性价比较高的FPGA产品。422锁相环EP2C5T144C8内部具有两个可利用的锁相环，根据电路的需要可以对外部输入的时钟进行倍频和分频，以此来产生一个稳定的内部时钟。17图49锁相环的基本结构图锁相环最基本的结构如图49所示，主要有三个重要的部件鉴相器（PD）、压控振荡器（VCO）以及环路滤波
42、器（LPF）。鉴相器是用来进行相位比较的，它的工作原理是将外部输入信号SIT和来自压控振荡器信号SOT的相位进行相位对比，然后就产生一个相对有相位差的电压信号SET。环路滤波器的工作任务是把误差电压信号SET中的高频部分和噪声部分过滤掉，以此来保证电路工作时所要求的各项性能，大大增加了系统工作的稳定性能。压控振荡器的工作原理是控制电压SDT不断地使压控振荡器的频率越来越接近输入信号的频率，这样直到消除频差从而锁定信号频率。由于本系统要对兆级信号进行等效采样来完成采样，所以需要很高频的时钟计数来产生微小的时间间隔。目标板上时钟的频率为50MHZ，我们可以通过锁相环来获得更高的工作频率信号。设置时
43、钟乘法因数（CLOCKMULTIPLICATIONFACTOR）为12，时钟除法因数为6（CLOCKDIVISIONFACTOR）为5，内部计时时钟频率为MHZ100MHZ50612F时钟除法因数时钟乘法因数F45423TLC5510TLC5510是一款8位低功耗高速模数转换器件。它是美国TI公司推出的一款性能不错的新型ADC之一。TLC5510的制造采用了CMOS工艺，能够提供的最大采样率为20MSPS。由于采用了CMOS工艺以及半闪速结构，TLC5510的制作中使用的比较器大大地减少了。这样TLC5510能够在非常高的转换速度时还能保持着很低的功耗，一般工作状态下的功耗维持在100MW左右
44、。TLC5510除了高速的转换速度外，其内部含有自带的采样/保持电路。正是有了内部采样/保持电路，这就使得设计人员不必在搭建外围采样/保持电路，简化了电路的设计工作。18图410TLC5510引脚图表41A/D驱动模块管脚功能表端口方向功能AGND输入模拟信号地ANALOGIN输入模拟信号输入端CLK输入时钟输入端DGND输入数字信号地D1D8输出数据输出端口OE输出输出使能端VDDA输入模拟电路工作电源VDDD输入数字电路工作电源REFTSREFTREFBREFBS输出内部参考电压引出端424THS5651THS5651是美国TI公司推出的一款10位数模转换芯片DAC，具有高速率、低功耗的特
45、点。THS5651的数据更新率可达到100MSPS，在正常工作时的功耗为175MW,在休眠状态时是25MW。由于THS5651在数字信号处理和传输表现不错，所以常常被大范围的应用在有线通信和无线通信领域。19图411THS5651引脚图425TLV5619TLV5619是美国TI公司应市场需要推出的一款高性能的DAC。TLV5619是一款字符型数模转换器，提供的分辨率可以达到12位。它的数可以达到20个，线性误差控制在008，工作时的功耗维持在43MW左右。TLV5619在数字信号处理方面应用广泛。图412TLV5619引脚图426FPGA目标板20C13010UFC12910UFC13210
46、UFC13110UFVIND27IN58199VVINVDD335VVDD331A2KD15LEDR1041KVIN34VOUT2GND1U11SPX1117M333VIN3GND1VOUT24U31SPX1117M350电源C3101UFC3201UFC3501UFC3401UFIO/ASDO1IO/NCSO2IO/CRC_ERR3IO/CLKUSR4VCCIO15GND6IO/VREFB1N07IO/DPCLK08IO9TDO10TMS11TCK12TDI13DATA014DCLK15NCE16CLK017CLK118GND19NCONFIG20CLK221CLK322VCCIO123IO
47、/DPCLK124IO25IO26IO27IO/VREFB1N128VCCIO129IO30IO/PLL1_OUTP31IO/PLL1_OUTN32GND33GND_PLL134VCCD_PLL135GND_PLL136VCCA_PLL137GNDA_PLL138GND39IO/DEV_OE40IO/DM1B41IO42IO43IO44IO45VCCIO446IO/DPCLK247IO48GND49VCCINT50IO/VREFB4N151IO52IO53GND56VCCIO454IO55IO57IO58IO59IO60GND61VCCINT62IO/VREFBB4N063IO/DPCLK46
48、4IO65VCCIO466IO67GND68IO69IO70IO71IO72IO/DM1R73IO74IO/INIT_DONE75IO/NCEO76VCCIO377GND78IO/VREFB3N179IO80IO81NSTATUS82CONF_DONE83MSEL184MSEL085IO86IO/DPCLK687CLK788CLK689CLK590CLK491IO92IO/DPCLK793IO94VCCIO395IO96IO97GND98IO/VREFB3N099IO100IO101VCCIO3102IO/PLL2_OUTP103IO/PLL2_OUTN104GND105GND_PLL2106
49、VCCD_PLL2107GND_PLL2108VCCA_PLL2109GNDA_PLL2110GND111IO112IO113IO114IO115VCCIO2116GND117IO118IO/DPCLK8119IO/VREFB2N0120IO121IO122GND123VCCINT124IO125IO126VCCIO2127GND128IO129GND130VCCINT131IO/VREFB2N1132IO133IO134IO135IO/DPCLK10136IO137VCCIO2138IO139GND140IO141IO/DEV_CLRN142IO/DM1T143IO144EP2C5T144C8U7EP2C5T144C8VDD33VDD33VDD33VDD33VDD33VDD33VDD33VDD33VDD33VDD33VDD33VDD33VDD12VDD12VDD12VDD12VDD12VDD12TDOTMSTCKTDIDATA0DCLKASDONCSONCONFIGNSTATUSCONF_DONEIO4IO3IO2IO1IO0DA2_NLDDA2_NWEDA2_NCSDA2_D11DA2_D10DA2_D9DA2_D8DA2_D7DA2_D6DA2_D5DA2_D4DA2_D3DA2_D2DACLKD
