1、本科毕业设计（20届）PCIEXPRESS光纤卡设计及硬件检测所在学院专业班级电子信息科学与技术学生姓名学号指导教师职称完成日期年月I摘要【摘要】随着数字通信技术的飞速发展，高速数据传输技术得到了广泛的应用，并在工程技术领域发挥着重要的作用。本文首先对高速串行数据传输技术进行相关分析，结合国内外发展现状及发展趋势，设计出针对某工程需要的一套高速串行数据传输系统，通过研制以光电转换模块收发数据，并通过PCIEXPRESS计算机总线将数据传入计算机。本设计的FPGA支持PCIEXPRESS协议和光纤传输协议，所以选用XILINXVIRTEX5系列的XC5VLX50T作为本设计的核心器件。采用DDR
2、缓存、PCIEXPRESS等先进技术进行系统的设计，PCIEXPRESS单向接口速率达到800MB/S。【关键词】FPGA；DDR；PCIEXPRESS；VIRTEX5。IIABSTRACT【ABSTRACT】ASTHEFASTDEVELOPMENTOFDIGITALCOMMUNICATETECHNOLOGY,HIGHSPEEDDATATRANSMISSIONSYSTEMSAREWIDELYUSEDANDPLAYINGIMPORTANTROLEINENGINEERINGPRACTICETHEPAPERFIRSTLYANALYSISSOMETECHNOLOGYINHIGHSPEEDDATATRA
3、NSMISSIONAREATHENBASEDONTHEACTUALITYANDDEVELOPMENTTRENDBOTHHEREANDABROADDESIGNAHIGHSPEEDDATATRANSMISSIONSYSTEMWASFITFORAPROJECT,THROUGHTHEDEVELOPMENTOFPHOTOVOLTAICMODULESTOSENDANDRECEIVEDATA,ANDTHECOMPUTERTHROUGHTHEPCIEXPRESSBUSDATAINTOTHECOMPUTERTHISDESIGNOFTHEFPGASUPPORTINGPCIEXPRESSPROTOCOLANDFIB
4、EROPTICTRANSPORTPROTOCOL,SOUSEXILINXVIRTEX5FAMILYXC5VLX50TASTHEDESIGNOFTHECOREDEVICECACHEWITHDDR,PCIEXPRESSANDOTHERADVANCEDTECHNOLOGYSYSTEMDESIGN,PCIEXPRESSINTERFACE,ONEWAYRATEUPTO800MB/S【KEYWORDS】FPGADDRPCIEXPRESSVIRTEX5III目录1绪论111研究的目的及意义112串行高速数据传输系统概述113国内外现状分析及发展趋势1131光纤技术现状及发展趋势2132PCIEXPRESS技
5、术指标现状及发展趋势2133基于FPGA对高速数据传输技术314VIRTEX5XC5VLX50TFPGA性能与技术概述42系统设计分析621系统技术指标要求622系统总体设计框架623系统扩展性分析724本章小结73系统硬件设计831电源模块硬件电路设计832时钟模块硬件电路设计1033光纤传输模块硬件电路设计1134PCIEXPRESS传输模块硬件电路设计1235DDR2模块硬件电路设计1236外部扩展接口模块硬件电路设计1337本章小结134系统调试1441上电调试1442FPGA固化调试1543DDR2模块硬件测试1744PCIEXPRESS传输模块测试2445系统性能测试2546本章小
6、结285结论与展望29参考文献30致谢错误未定义书签。附录一FPGA主程序31附录二系统PCB版图45正面45反面46附录三系统原理图471绪论11研究的目的及意义随着高速数据传输领域的飞速发展和普及，传统的并行传输技术由于其物理结构的局限性，已经无法满足现代高速数据传输的需求，而串行高速数据传输技术却得到了极大的发展，成为高速数据传输的主流技术，PCIEXPRESS和光纤通信就是串行高速数据传输技术的重要应用12。在视频图像传输、气象地震预报、航空航天、通信等领域，现场信号具有重要的作用，它的主要特点是实时性强、数据量大、传输速率高。因此人们就期望有一种能够胜任传输现场信号的设备，为各类数据
7、记录、处理设备提供实时的实验数据34。本文所研究的主要目的是设计用于大容量存储设备的串行高速数据传输系统，用于高速数据的实时传输。该系统具有传输数据速率高、应用场合广泛等特点，满足大部分工业应用场合的高速数据传输要求。12串行高速数据传输系统概述串行高速数据传输技术是一项比较前沿的技术，目前的高速串行接口取代并行拓扑结构已经是大势所趋。当今很多公用的互联标准如USB、PCIEXPRESS、SATA、HYPERTRANSPORT、PAPIDIO等等，都是基于串行连接实现的高速传输标准，相比于并行总线都具有很多优势，成为计算机与其他外设互连的主要方式56。本系统涉及到技术主要包括光纤通信技术、PC
8、IEXPRESS总线技术和DDR2缓存技术，用FPGA将这几种技术融合为一个完整的串行出传输链路，实现服务器与大容量存储设备的高速互连。本系统由电源模块、PCIEXPRESS模块、DDR2缓存模块、光纤传输模块、时钟模块和外部扩展接口模块组成。电源模块的作用是给整个系统提供各种不同的电压，以保证系统工作正常；PCIEXPRESS模块的作用是与服务器实现PCIEXPRESS传输协议，实现数据的串行传输，同时在FPGA内部与DDR2缓存，光纤传输模块、外部扩展接口进行并行的数据交换。DDR2缓存模块的作用是对高速的数据进行缓存，协调其他传输部分，以保持信号的完整性。光纤传输模块的作用是作为一个收发
9、器，用于光纤与FPGA的数据交换。时钟模块的作用是为FPGA提供固定频率的稳定时钟，保证整个系统的正常运行。外部扩展接口模块的作用是进行外部扩展，主要有CAMERALINK接口和同步422接口构成。13国内外现状分析及发展趋势下面是对光纤技术、PCIEXPRESS技术以及基于FPGA的高速数据传输技术的现状分析及发展趋2势。131光纤技术现状及发展趋势1966年美籍华人高锟（CKKAO）和霍克哈姆（CAHOCKHAM）发表论文，预见了低损耗的光纤能够用于通信，敲开了光纤通信的大门，引起了人们的重视。1970年，美国康宁公司首次研制成功损耗为20DB/KM的光纤，光纤通信时代由此开始78。光纤通
10、信具有损耗低、传输频带宽、容量大、体积小、重量轻、抗电磁干扰强、不易串音等优点，备受业内人士青睐，发展非常迅速。到2006年底，德国西门子公司宣称，他们在位于美国的一条100英里长光缆的单个光纤信道上，使用独特的电子技术将数据传输速率提高到了107GBPS，相当于每秒传输2张完整的DVD光盘数据。现在随着在线游戏、在线视频下载等对网络带宽要求的日益提高，传统的线缆渐渐已经无法满足人们的需求。而随着光纤技术的不断更新换代，光纤到户的成本大大降低，而它又拥有极大的带宽，是解决从互联网主干网到用户桌面的“最后一公里”瓶颈现象的最佳方案91011。相信在不久的将来，光纤通信将会渐渐取代原有的电磁通信方
11、式，成为用户对外交流的主要通信方式。132PCIEXPRESS技术指标现状及发展趋势PCIEXPRESS10自2002年7月由PCISIG正式公布起，得到了原有PCI、AGP总线及AMD、VIA等系统内部总线开发者的拥戴。它提供了一种适合于10GBIT/S速度的串行接口，克服了传统并行PCI总线的一些性能限制。可配置为X1、X2、X4、X8、X12、X16或X32的数据传输通道模式。X1的单向通道传输带宽约为25GBIT/S，X32可达到16GB/S的总带宽。2010年11月发布的PCIEXPRESS30标准实现了X1单向数据传输速率8GBITS/S。表11是PCIEXPRESS发展到目前的版
12、本及技术指标2121314。表11PCIEXPRESS总线版本及技术指标版本数据传输带宽单向单通道带宽双向16通道带宽原始传输率发表时间102GB/S250MB/S8GB/S25GB/S2002年7月22日10A2GB/S250MB/S8GB/S25GB/S2003年4月15日112GB/S250MB/S8GB/S25GB/S2005年3月28日204GB/S500MB/S16GB/S50GB/S2006年12月20日214GB/S500MB/S16GB/S50GB/S2009年3月4日308GB/S1GB/S32GB/S80GB/S2010年11月10日总体来说PCI总线是非常成功的，它的平
13、行总线机制在现在看来依然具有很高的先进性，但是它的带宽却早已显示出种种的疲态。目前PCIX技术将总线的频率提高到了533MHZ，但是这并不能弥补PCI架构本身的固有缺陷3（1）可扩展性差PCI总线结构限制了挂接设备的数量，如66MHZPCI总线负载能力仅为3。（2）安全性差由于设备共享总线，系统难以区分不同数据流并采用相应保护措施。（3）错容性差当总线设备发生故障时，对故障设备的隔离和定位非常困难。任何单个I/O连接点的错误都可能导致整个系统的崩溃8。表12PCI/PCIX总线技术指标2总线类型总线频率数据带宽PCI32BIT33MHZ133MB/SPCI32BIT66MHZ266MB/SPC
14、I64BIT66MHZ533MB/SPCIX64BIT133MHZ1066MB/SPCIX64BIT266MHZ2131MB/SPCIX64BIT533MHZ4262MB/S由表11和表12可以看出PCIEXPRESS的优势，PCIEXPRESS10的X8通道就达到了PCI总线的极限带宽，这还是PCIEXPRESS最原始的版本，而且PCIEXPRESS采用点对点连接，其传输的信道可以扩展，支持多种传输速率，这意味着PCIEXPRESS可以连接多个设备，100兼容PCI软件。133基于FPGA对高速数据传输技术高速串行通信是最引人注目的新型应用之一，他凭借其传输速度快，扩展性好、应用方便等特性，
15、渐渐成为I/O互连技术的主流，也成为各商家研究的热点。FPGA凭借其可重构性、设计简单等优点，非常合适的成为新兴技术和产品的构造原型，对高速串行连接技术提供良好的支持1516。现场可编程门阵列FPGAFIELDPROGRAMMABLEGATEARRAY是美国XILINX公司于1984年首先开发的一种通用型用户可编程器件。FPGA既具有ASIC的高集成度和通用性，又有可编程逻辑器件用户可编程的灵活性1718。FPGA的结构灵活，其逻辑单元、可编程内部连线和I/O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求。其速度快，功耗低，通用性强，特别适用于复杂系统的设计。使用FPGA还可以实
16、现动态配置、在线系统重构可以在系统运行的不同时刻，按需要改变电路的功能，使系统具备多种空间相关或时间相关的任务及硬件软化、软件硬化等功能19。各主流的FPGA都推出了内嵌高速串行接口模块的产品，表13是对当前三个主流FPGA厂商的高速串行通信解决方案的比较56。4表13主流FPGA厂商高速串行通信解决方案比较XILINX可编程逻辑器件主要包括高性能的VIRTEX系列FPGA、高性价比的SPARTAN系列FPGA和配置存储器产品。除了常规温度范围的器件外，XILINX还提供了扩展工业级温度范围的汽车IO产品，以及军品级和宇航级的器件，并提供了相应的配置存储器和开发软件20。14VIRTEX5XC
17、5VLX50TFPGA性能与技术概述本系统采用的是XILINXVIRTEX5FPGA系列的XC5VLX50T的为核心器件。XILINXVIRTEX5FPGA针对高性能逻辑和低功耗串行连接功能进行了优化，是世界上首款采用10V三栅极氧化层工艺技术制造而成的65NM系列的引脚兼容成员。VIRTEX5系列FPGA提供4种新型平台，即LX、LXT、SXT、FXT，每种平台都使用全新的550MHZ时钟技术、125GBIT/SLVDSI/O和经过性能优化的IP块，实现了高性能逻辑、串行连接功能、信号处理和嵌入式处理性能等多种资源的最佳平衡。此外，VIRTEX5LXT平台具有PCIEXPRESSENDPOI
18、NTBLOCK、ETHERNETMACBLOCK和ROCKETIOGTPTRANSCEIVERS等接口模块，适用于需要高速接口的场合。XC5VLX50T拥有如下特点1、多达六个时钟管理模块（CMT），每个时钟管理模块包含两个DCM和一个PLL，运行时钟高达550MHZ。2、块RAM模块最大有2160KB，块RAM的基本容量为36KB，每个模块也可以作两个独立的18KB模块。3、支持高性能并行SELECTIO技术，拥有480个用户I/O。4、拥有48个高级的DSP48ESLICE，每个DSP48ESLICE包含一个1825乘法器、一个加法器和一个累加器。XILINXALTERALATTICE最高
19、通道数242032最高传输速率（GBPS）375637537功耗在325GBPS下，每信道PRECHARGEDELAYPARAMETERTRCD15000,/ACTIVEREAD/WRITEDELAYPARAMETERTRFC127500,/REFRESHREFRESH,REFRESHACTIVE/DELAYPARAMETERTRP15000,/PRECHARGECOMMANDDELAYPARAMETERTRTP7500,/READPRECHARGEDELAYPARAMETERTWR15000,/USEDTODETERMINEWRITEPRECHARGEPARAMETERTWTR7500,/W
20、RITEREADDELAYPARAMETERHIGH_PERFORMANCE_MODE“TRUE“,PARAMETERSIM_ONLY0,/1TOSKIPSDRAMPOWERUPDELAYPARAMETERDEBUG_EN0,/ENABLEDEBUGSIGNALS/CONTROLS/WHENTHISPARAMETERISCHANGEDFROM0TO1,/MAKESURETOUNCOMMENTTHECOREGENCOMMANDS/INISE_FLOWBATORCREATE_ISEBATFILESIN/PARFOLDERPARAMETERCLK_PERIOD5000,/CORE/MEMORYCLO
21、CKPERIODINPSPARAMETERDLL_FREQ_MODE“HIGH“,/DCMFREQUENCYRANGE32PARAMETERRST_ACT_LOW1,/1FORACTIVELOWRESET,/0FORACTIVEHIGHPARAMETERUSER_BURST16,/MAX256PARAMETERADDR_WIDTHCS_WIDTHBANK_WIDTHCOL_WIDTHROW_WIDTH1/PCIEXPRESSFABRICINTERFACEPCI_EXP_TXP,PCI_EXP_TXN,PCI_EXP_RXP,PCI_EXP_RXN,/SYSTEMSYSINTERFACECLK2
22、00_P,CLK200_N,SYS_CLK_P,SYS_CLK_N,SYS_RESET_N,REFCLKOUT,/SYNTHESISSYN_NOCLOCKBUF1/DDR2DDR2_DQ,DDR2_A,DDR2_BA,DDR2_RAS_N,DDR2_CAS_N,DDR2_WE_N,DDR2_CS_N,DDR2_ODT,DDR2_CKE,DDR2_DM,DDR2_DQS,DDR2_DQS_N,DDR2_CK,DDR2_CK_N,/INIT_CLK,GTPD0_P,GTPD0_N,/V5I/ORXP,RXN,TXP,TXN,ERRO/1PCIEXPRESSFABRICINTERFACE/TXOUT
23、PUT810PCI_EXP_TXPOUTPUT810PCI_EXP_TXN33/RXINPUT810PCI_EXP_RXPINPUT810PCI_EXP_RXN/4SYSTEMSYSINTERFACE/INPUTCLK200_PINPUTCLK200_NINPUTSYS_CLK_PINPUTSYS_CLK_NINPUTSYS_RESET_NOUTPUTREFCLKOUT/5DDR2SODIMMINTERFACE/INOUTDQ_WIDTH10DDR2_DQOUTPUTROW_WIDTH10DDR2_AOUTPUTBANK_WIDTH10DDR2_BAOUTPUTDDR2_RAS_NOUTPUT
24、DDR2_CAS_NOUTPUTDDR2_WE_NOUTPUTCS_WIDTH10DDR2_CS_NOUTPUTODT_WIDTH10DDR2_ODTOUTPUTCKE_WIDTH10DDR2_CKEOUTPUTDM_WIDTH10DDR2_DMINOUTDQS_WIDTH10DDR2_DQSINOUTDQS_WIDTH10DDR2_DQS_NOUTPUTCLK_WIDTH10DDR2_CKOUTPUTCLK_WIDTH10DDR2_CK_N/6AURORAGTPINTERFACE/INPUTINIT_CLK/CLOCKSINPUTGTPD0_PINPUTGTPD0_N/V5I/OINPUTR
25、XPINPUTRXNOUTPUTTXPOUTPUTTXNOUTPUTERRO/LOCALWIRES/WIRESYS_CLK_CWIRESYS_RESET_N_CWIRETRN_CLK_C/SYNTHESISATTRIBUTEMAX_FANOUT/OFTRN_CLK_CIS“100000“WIRETRN_RESET_N_C34WIRETRN_LNK_UP_N_CWIRECFG_TRN_PENDING_N_CWIRE6410CFG_DSN_N_CWIRETRN_TSOF_N_CWIRETRN_TEOF_N_CWIRETRN_TSRC_RDY_N_CWIRETRN_TDST_RDY_N_CWIRET
26、RN_TSRC_DSC_N_CWIRETRN_TERRFWD_N_CWIRETRN_TDST_DSC_N_CWIRE6410TRN_TD_CWIRE70TRN_TREM_N_CWIRE410TRN_TBUF_AV_CWIRETRN_RSOF_N_CWIRETRN_REOF_N_CWIRETRN_RSRC_RDY_N_CWIRETRN_RSRC_DSC_N_CWIRETRN_RDST_RDY_N_CWIRETRN_RERRFWD_N_CWIRETRN_RNP_OK_N_CWIRE6410TRN_RD_CWIRE70TRN_RREM_N_CWIRE60TRN_RBAR_HIT_N_CWIRE70T
27、RN_RFC_NPH_AV_CWIRE110TRN_RFC_NPD_AV_CWIRE70TRN_RFC_PH_AV_CWIRE110TRN_RFC_PD_AV_CWIRETRN_RCPL_STREAMING_N_CWIRE310CFG_DO_CWIRE310CFG_DI_CWIRE90CFG_DWADDR_CWIRE30CFG_BYTE_EN_N_CWIRE470CFG_ERR_TLP_CPL_HEADER_CWIRECFG_WR_EN_N_CWIRECFG_RD_EN_N_CWIRECFG_RD_WR_DONE_N_CWIRECFG_ERR_COR_N_CWIRECFG_ERR_UR_N_C
28、WIRECFG_ERR_CPL_RDY_N_CWIRECFG_ERR_ECRC_N_CWIRECFG_ERR_CPL_TIMEOUT_N_CWIRECFG_ERR_CPL_TIMEOUTWIRECFG_ERR_CPL_ABORT_N_CWIRECFG_ERR_CPL_UNEXPECT_N_CWIRECFG_ERR_POSTED_N_CWIRECFG_ERR_LOCKED_N_CWIRECFG_INTERRUPT_N_CWIRECFG_INTERRUPT_RDY_N_CWIRECFG_INTERRUPT_ASSERT_N_CWIRE70CFG_INTERRUPT_DI_C35WIRE70CFG_
29、INTERRUPT_DO_CWIRE20CFG_INTERRUPT_MMENABLE_CWIRECFG_INTERRUPT_MSIENABLE_CWIRECFG_TURNOFF_OK_N_CWIRECFG_TO_TURNOFF_NWIRECFG_PM_WAKE_N_CWIRE20CFG_PCIE_LINK_STATE_N_CWIRE70CFG_BUS_NUMBER_CWIRE40CFG_DEVICE_NUMBER_CWIRE20CFG_FUNCTION_NUMBER_CWIRE150CFG_STATUS_CWIRE150CFG_COMMAND_CWIRE150CFG_DSTATUS_CWIRE
30、150CFG_DCOMMAND_CWIRE150CFG_LSTATUS_CWIRE150CFG_LCOMMAND_CWIRE1270EGRESS_DATAWIRE10EGRESS_FIFO_CTRLWIRE20EGRESS_FIFO_STATUSWIRE20EGRESS_XFER_SIZEWIRE276EGRESS_START_ADDRWIREEGRESS_DATA_REQWIREEGRESS_DATA_ACKWIRE1270INGRESS_DATAWIRE10INGRESS_FIFO_CTRLWIRE10INGRESS_FIFO_STATUSWIRE20INGRESS_XFER_SIZEWI
31、RE276INGRESS_START_ADDRWIREINGRESS_DATA_REQWIREINGRESS_DATA_ACKREGTRN_RESET_CWIREPAUSE_READ_REQUESTSWIRE120PCIE_IDREG120PCIE_ID_REGREG20MAX_PAY_SIZE_REGREG20MAX_READ_REQ_REGWIRE110TRN_RFC_CPLH_AV_CWIRE110TRN_RFC_CPLD_AV_C/USERPORTWIREUSER_WRCLKWIREUSER_AFWIREUSER_AF_RREGUSER_WRENREG1270USER_DIN/PCIE
32、IOWIREADDR_WIDTH10DDR2_BUFFER_OREGADDR_WIDTH10REGU_DATA_O/INTERFACEFROMRXENGINEWIRE310REGU_DATA_INWIRE310REGU_WR_ADDR36WIREREGU_WREN/INTERFACETO/FROMEGRESSDATAPRESENTERWIRE310REGU_RD_ADDRWIREREGU_RDENWIRE310REGU_DATA_OUTREGSTARTREGSRST,SRSTN/DDR2SODIMMWIREDDR2_OUTGRESS_CLKWIREAPPDATA_WIDTH10DDR2_OUT
33、GRESS_DATAREGDDR2_OUTGRESS_RD,DDR2_OUTGRESS_RD1WIREDDR2_OUTGRESS_ALMOSTEMPTYWIRECLK100WIREDDR2_INGRESS_CLKWIREAPPDATA_WIDTH10DDR2_INGRESS_DATAREGDDR2_INGRESS_WRWIREDDR2_INGRESS_ALMOSTFULLWIRERXFIFO_EMPTY,RXFIFO_RD/AURORAWIRE150RX_DATAWIRERX_VALIDWIRERX_CLKREG310USER_DINA,USER_DINB,USER_DINC,USER_DIN
34、D/GLOBALCLOCKBUFFER/IBUFDSREFCLK_IBUFOSYS_CLK_C,ISYS_CLK_P,IBSYS_CLK_N/100MHZ/SYSTEMRESETINPUTPADINSTANCE/IBUFSYS_RESET_N_IBUFOSYS_RESET_N_C,ISYS_RESET_NASSIGNPCIE_ID120CFG_BUS_NUMBER_C70,CFG_DEVICE_NUMBER_C40ALWAYSPOSEDGETRN_CLK_CBEGINMAX_PAY_SIZE_REG20CFG_DCOMMAND_C75MAX_READ_REQ_REG20CFG_DCOMMAND
35、_C1412PCIE_ID_REG120PCIE_ID120ENDASSIGNCFG_ERR_CPL_TIMEOUT_N_CCFG_ERR_CPL_TIMEOUTALWAYSPOSEDGETRN_CLK_CTRN_RESET_CTRN_RESET_N_CPCIE_DMA_WRAPPERPCIE_DMA_WRAPPER_INSTCLKTRN_CLK_C,RSTTRN_RESET_C,37/INTERFACETODMA_DDR2_IFEGRESS_XFER_SIZEEGRESS_XFER_SIZE,/OEGRESS_START_ADDREGRESS_START_ADDR,/OEGRESS_DATA
36、_ACKEGRESS_DATA_ACK,/IEGRESS_DATA_REQEGRESS_DATA_REQ,/OEGRESS_DATAEGRESS_DATA,/IEGRESS_FIFO_STATUSEGRESS_FIFO_STATUS,/IEGRESS_FIFO_CTRLEGRESS_FIFO_CTRL,/OINGRESS_XFER_SIZEINGRESS_XFER_SIZE,/OINGRESS_START_ADDRINGRESS_START_ADDR,/OINGRESS_DATA_REQINGRESS_DATA_REQ,/OINGRESS_DATA_ACKINGRESS_DATA_ACK,/I
37、INGRESS_FIFO_STATUSINGRESS_FIFO_STATUS,/IINGRESS_FIFO_CTRLINGRESS_FIFO_CTRL,/OINGRESS_DATAINGRESS_DATA,/OPAUSE_READ_REQUESTSPAUSE_READ_REQUESTS,/I/MISCSIGNALSTOPCIEBLOCKPLUSPCIE_MAX_PAY_SIZEMAX_PAY_SIZE_REG20,/IPCIE_MAX_READ_REQMAX_READ_REQ_REG20,/IPCIE_IDPCIE_ID_REG120,/ICOMP_TIMEOUTCFG_ERR_CPL_TIM
38、EOUT,/O/TXLOCALLINKPCIEBLOCKPLUSTRN_TDTRN_TD_C,/O63/310TRN_TREM_NTRN_TREM_N_C,/O70TRN_TSOF_NTRN_TSOF_N_C,/OTRN_TEOF_NTRN_TEOF_N_C,/OTRN_TSRC_RDY_NTRN_TSRC_RDY_N_C,/OTRN_TSRC_DSC_NTRN_TSRC_DSC_N_C,/OTRN_TDST_RDY_NTRN_TDST_RDY_N_C,/ITRN_TDST_DSC_NTRN_TDST_DSC_N_C,/ITRN_TERRFWD_NTRN_TERRFWD_N_C,/OTRN_T
39、BUF_AVTRN_TBUF_AV_C20,/I4/30/RXLOCALLINKPCIEBLOCKPLUSTRN_RDTRN_RD_C,/I63/310TRN_RREM_NTRN_RREM_N_C,/I70TRN_RSOF_NTRN_RSOF_N_C,/ITRN_REOF_NTRN_REOF_N_C,/ITRN_RSRC_RDY_NTRN_RSRC_RDY_N_C,/ITRN_RSRC_DSC_NTRN_RSRC_DSC_N_C,/ITRN_RDST_RDY_NTRN_RDST_RDY_N_C,/OTRN_RERRFWD_NTRN_RERRFWD_N_C,/ITRN_RNP_OK_NTRN_R
40、NP_OK_N_C,/OTRN_RBAR_HIT_NTRN_RBAR_HIT_N_C,/I60TRN_RFC_NPD_AVTRN_RFC_NPD_AV_C,/I110TRN_RFC_NPH_AVTRN_RFC_NPH_AV_C,/I70TRN_RFC_PD_AVTRN_RFC_PD_AV_C,/I11038TRN_RFC_PH_AVTRN_RFC_PH_AV_C,/I70TRN_RFC_CPLD_AVTRN_RFC_CPLD_AV_C,/I110TRN_RFC_CPLH_AVTRN_RFC_CPLH_AV_C,/I70TRN_RCPL_STREAMING_NTRN_RCPL_STREAMING
41、_N_C,/O/U/INTERFACEFROMRXENGINEREGU_DATA_INREGU_DATA_IN,REGU_WR_ADDRREGU_WR_ADDR,REGU_WRENREGU_WREN,/INTERFACETO/FROMEGRESSDATAPRESENTERREGU_RD_ADDRREGU_RD_ADDR,REGU_RDENREGU_RDEN,REGU_DATA_OUTREGU_DATA_OUT/ALWAYSPOSEDGETRN_CLK_CBEGIN/READFROMREG_FILELOCATIONIFREGU_RD_ADDR10011H050REGU_DATA_ODDR2_BU
42、FFER_OENDASSIGNREGU_DATA_OUT32ADDR_WIDTH1B0,REGU_DATA_OALWAYSPOSEDGETRN_CLK_CBEGINSRSTNSRSTIFTRN_RESET_CBEGINSTART1B0SRST1B0ENDELSEIFREGU_WRENBEGINCASEREGU_WR_ADDR10011H060STARTREGU_DATA_IN011H068SRSTREGU_DATA_IN0/PLUSENDCASEENDEND/ASSIGNUSER_WRCLKCLK100/TRN_CLK_C/ASSIGNDDR2_OUTGRESS_CLKCLK100/TRN_C
43、LK_C/ALWAYSPOSEDGEDDR2_OUTGRESS_CLKBEGINIFTRN_RESET_C|SRSTBEGINDDR2_OUTGRESS_RD1B039DDR2_OUTGRESS_RD11B0USER_WREN1B0ENDELSEBEGINIFDDR2_OUTGRESS_ALMOSTEMPTYELSEDDR2_OUTGRESS_RD1B0DDR2_OUTGRESS_RD1DDR2_OUTGRESS_RDUSER_WRENDDR2_OUTGRESS_RD1USER_DINDDR2_OUTGRESS_DATAENDENDASSIGNUSER_AF_RUSER_AF|TRN_RESE
44、T_C|SRSTDMA_DDR2_IFDMA_DDR2_IF_INSTDMA_CLKTRN_CLK_C,RESETTRN_RESET_C|SRST,/DMASIGNALS/EGRESSEGRESS_DATAEGRESS_DATA,EGRESS_FIFO_CTRLEGRESS_FIFO_CTRL,EGRESS_FIFO_STATUSEGRESS_FIFO_STATUS,EGRESS_XFER_SIZEEGRESS_XFER_SIZE,EGRESS_START_ADDREGRESS_START_ADDR,EGRESS_DATA_REQEGRESS_DATA_REQ,EGRESS_DATA_ACKE
45、GRESS_DATA_ACK,/INGRESSINGRESS_DATAINGRESS_DATA,INGRESS_FIFO_CTRLINGRESS_FIFO_CTRL,INGRESS_FIFO_STATUSINGRESS_FIFO_STATUS,INGRESS_XFER_SIZEINGRESS_XFER_SIZE,INGRESS_START_ADDRINGRESS_START_ADDR,INGRESS_DATA_REQINGRESS_DATA_REQ,INGRESS_DATA_ACKINGRESS_DATA_ACK,/ENDOFDMASIGNALS/ENDOFMEMORYCNTRLRSIGNAL
46、SPAUSE_READ_REQUESTSPAUSE_READ_REQUESTS,/USERPORTUSER_WRCLKUSER_WRCLK,USER_WRENUSER_WREN,USER_DINUSER_DIN,USER_AFUSER_AF/DDR2SODIMM2GBFPGA_DDR240/DDR2PARAMETERBANK_WIDTHBANK_WIDTH,CKE_WIDTHCKE_WIDTH,CLK_WIDTHCLK_WIDTH,COL_WIDTHCOL_WIDTH,CS_NUMCS_NUM,CS_WIDTHCS_WIDTH,CS_BITSCS_BITS,DM_WIDTHDM_WIDTH,D
47、Q_WIDTHDQ_WIDTH,DQ_PER_DQSDQ_PER_DQS,DQS_WIDTHDQS_WIDTH,DQ_BITSDQ_BITS,DQS_BITSDQS_BITS,ODT_WIDTHODT_WIDTH,ROW_WIDTHROW_WIDTH,ADDITIVE_LATADDITIVE_LAT,BURST_LENBURST_LEN,BURST_TYPEBURST_TYPE,CAS_LATCAS_LAT,ECC_ENABLEECC_ENABLE,APPDATA_WIDTHAPPDATA_WIDTH,MULTI_BANK_ENMULTI_BANK_EN,TWO_T_TIME_ENTWO_T_
48、TIME_EN,ODT_TYPEODT_TYPE,REDUCE_DRVREDUCE_DRV,REG_ENABLEREG_ENABLE,TREFI_NSTREFI_NS,TRASTRAS,TRCDTRCD,TRFCTRFC,TRPTRP,TRTPTRTP,TWRTWR,TWTRTWTR,HIGH_PERFORMANCE_MODEHIGH_PERFORMANCE_MODE,SIM_ONLYSIM_ONLY,DEBUG_ENDEBUG_EN,CLK_PERIODCLK_PERIOD,DLL_FREQ_MODEDLL_FREQ_MODE,RST_ACT_LOWRST_ACT_LOW,USER_BURSTUSER_BURST,ADDR_WIDTHADDR_WIDTHDDR2_SODIMMSYS_RST_NTRN_RESET_N_C/PCIE_MODULE_V114EP/PCIEXPRESSFABRICINTERFACEPCI_EXP_TXPPCI_EXP_TXP,PCI_EXP_TXNPCI_EXP_TXN,PCI_EXP_RXPPCI_EXP_RXP,PCI_EXP_RXNPCI_EXP_RXN,/SYSTEMSYSINTERFACESYS_CLKSYS_CLK_C,SYS_RESET_NSYS_RESET_N_C,REFCLKOUT
