1、67思考与练习题 31.基础知识部分3.1 选择题1.一个触发器可记录一位二进制代码，它有（C ）个稳态。A.0 B.1 C.2 D.3 E.42对于 D 触发器，欲使 ，应使输入 D=(C )。n+1Q=A.0 B.1 C.Q D.3对于 JK 触发器，若 J=K，则可完成(C )触发器的逻辑功能。A.RS B.D C.T D.T4欲使 JK 触发器按 工作，可使 JK 触发器的输入端 ( A )。n+1Q=A.J=K=0 B.J=Q，K= C.J= ，K=Q D.J=Q，K=0 E.J=0，K= Q5欲使 JK 触发器按 工作，可使 JK 触发器的输入端（A ） 。n+1A.J=K=1 B
2、.J=Q，K= C.J= ，K=Q D.J=Q，K=1 E.J=1，K=QQ6同步计数器和异步计数器比较，同步计数器的显著优点是（A ） 。A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟 CP 控制7下列逻辑电路中为时序逻辑电路的是（ C ） 。A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器8. N 个触发器可以构成最大计数长度（十进制数）为（D ）的计数器。A.N B.2N C. D. 2nn29同步时序电路和异步时序电路比较，其差异在于后者（ B ） 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关10一位 8421BCD
3、码计数器至少需要（ B ）个触发器。A.3 B.4 C.5 D.1011具有记忆和存储功能的电路属于时序逻辑电路， 故 A 、 B 、 D 电路是时序逻辑电路。a. 触发器； b. 寄存器； c. 多位加法器； d. 计数器； e. 译码器； f. 数据选择器12脉冲整形电路有 C 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555 定时器13多谐振荡器可产生 B 。68A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波14石英晶体多谐振荡器的突出优点是 C 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭3.2 判断题（正确打，错误的打）1D 触发器的特性方程为
4、 ，与 无关，所以它没有记忆功能。 （ ）n+1QDn2RS 触发器的约束条件 RS=0 表示不允许出现 R=S=1 的输入。 （）3由两个 TTL 或非门构成的基本 RS 触发器，当 R=S=0 时，触发器的状态为不定。 （）4对边沿 JK 触发器，在 CP 为高电平期间，当 J=K=1 时，状态会翻转一次。 （）5同步时序电路由组合电路和存储器两部分组成。 （ ）6时序电路不含有记忆功能的器件。 （）7同步时序电路具有统一的时钟 CP 控制。 （ ）8采用 或 触发器也可用来构成移位寄存器。( )T9十进制计数器，除了采用 8421 编码或 5421 编码形式外，也可采用 2421 码、余
5、 3 码和格雷码等其它形式的编码。( )10用反馈清零法或反馈置数法实现任意进制计数器必须采用二进制计数器芯片，而不能采用十进制计数器芯片。( )11施密特触发器可用于将三角波变换成正弦波。 （ ）12施密特触发器有两个稳态。 （ ）13多谐振荡器的输出信号的周期与阻容元件的参数成正比。 （ ）14石英晶体多谐振荡器的振荡频率与电路中的 R、C 成正比。 （ ）15施密特触发器的正向阈值电压一定大于负向阈值电压。 （）3.3 填空题1一个基本 RS 触发器在正常工作时，它的约束条件是 + =1，则它不允许输入 = 0 RSS且 = 0 的信号。R2触发器有两个互补的输出端 Q、 ，定义触发器的
6、 1 状态为 Q=1 ，0 状态为 Q=0 ，可见触发器的状态指的是 Q 端的状态。3若一个基本 RS 触发器在正常工作时，不允许输入 R=S=1 的信号，因此它的约束条件是 。RS=05数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路 、 时序逻辑电路 。696时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步时序电路。7计数器按计数增减趋势分，有 加计数器 、 减计数器 和可逆计数器。8 计数器按触发器的翻转顺序分，有 同步 和 异步 计数器。9 一个五进制计数器也是一个 五 分频器。2.应用能力部分3.4 试画出如图 3-83（a）所示电路的 端及 端波形，
7、输入信号波形如图题 3.4（b）DQ所示，设 触发器的初始状态为 0。 D图 3-833.5 如图 3-84 所示电路是由 触发器和与门组成的移相电路，在时钟脉冲作用下，其输出D端 输出 2 个频率相同、相位不同的脉冲信号。试画出 端的时序图。 BA、 BAQ、图 3-8470CPDQAB3.6 电路如图 3-85 所示，设触发器初始状态均为 0，试画出在 作用下 和 的波形。CPQ12图 3-853.7 已知下降沿 触发器的 波形如图 3-86 所示，试分别画出其 端的波形。JKKJCP、 Q设 ，触发器的初始状态为 0。 1RSd图 3-86(a) (b)713.8 某同学用如图 3-87
8、（a）所给器件构成电路，并在示波器上观察到如图 3-87（b）所示波形。试问电路是如何连接的？请画出逻辑电路图。 图 3-873.9 如图 3-88（a）所示各触发器的 波形如图 3-88（b）所示，试画出各触发器输出端CP的波形。设各触发器的初态为 0。 Q图 3-88123456723.10 一个主从 触发器，己知 、 、 端的电压波形如图 3-89 所示，试画出 、 RSRSCPQ端的电压波形。假定触发器的初始状态为 。Q0Q图 3-893.11 一逻辑电路如图 3-90 所示，试画出在 作用下， 、 、 、 的波形。CP0123图 3-9073CPQ01Y233.12 将图 3-91
9、所示的波形信号作用在负边沿触发器上， 试画出触发器 端的工作波形。Q设初始状态 。0Q图 3-913.13 试写出如图 3-92(a)、(b)、(c)、(d)中各电路输出的状态函数，并画出在图 3-92(e)中给定信号作用下的 、 、 、11234()、nnQQ1Q23的电压波形。41n1ABnn22()QQ133nn44A74CPABQ1234图 3-923.14 试分析如图 3-93 所示的智力竞赛抢答电路的工作原理。75图 3-93简答：“开关 S”按下，触发器清零，G=0，其他任一开关闭合，G=1。3.15 用 74H72 和与非门组成如图 3-94 所示的“检 1”电路 (只要输入在
10、 下降沿时为 1，CP端就输出一串持续正向脉冲，每个脉冲宽度为 维持低电平的时间)，这个电路常用来QCP检测数字系统中按规定时间间隔是否有 1 状态出现。试说明其工作原理 (即工作过程)，画出其工作波形图(输入给定周期性方波；其频率低于 频率 )。有条件者应当用实验验证。图 3-94，JAK01nQnDRCP3.16 分析图 3-95 所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图和时序图。图 3-95（a ）驱动方程：n100JQ,K76状态方程：n1001Q输出方程： YCPn1n0Qn1n10QY1 0 0 0 1 02 0 1 1 0 13 1 0 0 0 01 1 1 0 0 02 0 0 0 1 0（b）驱动方程：n100DQA状态方程：n100输出方程： 1YAQCPn1n0Qn1n10QY1 0 0 0 0 0 02 1 0 0 0 1 03 1 0 1 1 1 04 1 1 1 1 0 05 1 1 0 1 0 13.17 试用与或非门将四个边沿 触发器连接成双向串行输入的移位寄存器，画出其逻辑图。D
