1、电子课程设计 8 位数码管动态显示电路设计学院：电子信息工程学院专业、班级：姓名： 学号：指导老师： 2014 年 12 月目录一、设计任务与要求.3二、总体框图.3三、选择器件.3四、功能模块.9 五、总体设计电路图.10六、心得体会.128 位数码管动态显示电路设计一、设计任务与要求1. 设计个 8 位数码管动态显示电路，动态显示 1、2、3、4、5、6、7、8。2. 要求在某一时刻，仅有一个 LED 数码管发光。3. 该数码管发光一段时间后，下一个 LED 发光，这样 8 只数码管循环发光。4. 当循环扫描速度足够快时，由于视觉暂留的原因，就会感觉 8 只数码管是在持续发光。5、研究循环
2、地址码发生器的时钟频率和显示闪烁的关系。二、总体框图设计的总体框图如图 2-1 所示。图 2-1 总体框图三、选择器件1、数码管74LS161 计数器74LS138 译码器数码管数码管是一种由发光二极管组成的断码型显示器件，如图 1 所示。U13DCD_HEX图 1 数码管数码管里有八个小 LED 发光二极管，通过控制不同的 LED 的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个 LED 的阴极连在一起，让其接地，这样给任何一个 LED 的另一端高电平，它便能点亮。而共阳极就是将八个 LED 的阳极连在一起。2、非门非门又称为反相器，是实现逻辑非运算的逻辑电
3、路。非门有输入和输出两个端，电路符号如图2所示，其输出端的圆圈代表反相的意思，当其输入端为高电平时输出端为低电平，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。其真值表如表1所示。图 2 非门表 1 真值表输 入 输 出A Y0 11 03、5V 电源5V VCC 电源如图 3 所示。图 3 5V 电源4、74LS138 译码器74LS138 译码器管脚图如图 4 所示。图4 74LS138译码器管脚图74LS138译码器的内部结构如图5所示。图 5 74LS138 译码器内部结构图用与非门组成的 3 线8 线译码器 74LS138，S1、 S2、S3 是三
4、个附加的控制端。当 S1=1，S2+S3=0 时，译码器处于工作状态；否则，译码器被禁止，所有的输出端被封锁在高电平。74LS138 译码器的功能表如表 2 所示。表 2 74LS138 译码器功能表输入 输出S1 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 X X X X 1 1 1 1 1 1 1 1X 1 X X X 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0
5、1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 05、74LS161 计数器同步二进制计数器74LS161的功能同74LS160，也是异步清零的计数器，其逻辑符号如图6所示。图 6 74LS161 计数器从 74LS161 功能表中可以知道，当清零端 CR=“0”，计数器输出Q3、Q2、Q1、Q0 立即为全“0” ，这个时候为异步复位功能。当 CR=“1”且LD=“0”时，在 CP 信号上升沿作用后，74LS161 输出端 Q3、Q2、Q1、Q0 的状态
6、分别与并行数据输入端 D3，D2，D1，D0 的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计数器加 1。74LS161 还有一个进位输出端 CO，其逻辑关系是 CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。其功能如表 3 所示。表 3 74LS161 计数器的功能表清零 使能 置数 时钟 输入 输出Cr P T LD CP D C B A Q3 Q2 Q1 Q00 x x X x X X x x 0 0 0 01 x X 0 d c b a d c b a1
7、1 1 1 X x x X 计数1 0 1 1 X X X x x 保持1 x 0 1 X x x x X 保持（co=0）6、74LS74D 触发器74LS74D 触发器是具有异步置位和复位端其逻辑符号如图 7 所示。图 7 74LS74D 触发器异步置位和复位信号不仅直接触发从触发器，而且封锁同步输入端 D 和时钟端 CLK，所以异步置位和复位在有效电平时，能够在同步输入端的作用失效。74LS74 触发器的特性表如表 4 所示。表 4 74LS74 触发器的特性表输入 输出Error! Error! CLK D Q(n+1)说明0 1 1 预置 11 0 0 预置零0 0 1 不允许1 1
8、 0 0 置零1 1 1 1 置 11 1 0 Qo 保持由表可知，异步清零端Error!、Error! 电平有效时，同步输入端 D 与时钟端 CLK 的作用无效。注意，在触发器的同步输入端工作时，异步置位和复位端失去作用（处于非有效电平），同时注意异步置位和复位时Error!、Error!信号还应满足约束条件。四、功能模块1、环形计数器如果把移位寄存器的串行输出信号反馈到环形输入端，那么在移位脉冲的作用下原来存入的数码将逐步由第一级触发器移到最后一级触发器，再由最后一级触发器反馈到第一级触发器，如此循环，数据不再消失，形成环形计数，若移位寄存器有 8 个触发器，则经过 8 个移位脉冲寄存器内的数码循环一次，因此可以构成 8 进制计数器，这种移位寄存器的计数器称为环形计数器，如图8 所示。图 8 环形计数器框图2、数码管控制模块数码管有八个输入管教，相应管脚控制相应区域的显示，从而达到显示不同数字的目的。以一为例，数码管显示一需要 BC 两个灯循环闪烁，此时计数器需要在两个状态之间循环，为了方便时计数器在 0 和 1 之间循环，此时译码器输出端的 1,2 管脚循环输出高电平，其他管脚输出电平恒为低，用 12 管脚控制数码管的 BC 管脚，剩余管脚依次相连便可以达到显示一的效果，如图 9 所示。
