1、武汉理工大学集成电路专项实践课程设计说明书课程设计任务书学生姓名： 袁海 专业班级： 电子 1303 班 指导教师： 封小钰 工作单位： 信息工程学院 题 目: 一位全加器的设计初始条件：计算机、ORCAD 软件，L-EDIT 软件要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1 周2、技术要求：（1）学习 ORCAD 软件，L-EDIT 软件。（2）设计一个一位全加器电路。（3）利用 ORCAD 软件对该电路进行系统设计、电路设计，利用 L-EDIT 软件进行版图设计，并进行相应的设计、模拟和仿真工作。3、查阅至少 5 篇参考文献。按武
2、汉理工大学课程设计工作规范要求撰写设计报告书。全文用 A4 纸打印，图纸应符合绘图规范。时间安排：2016.12.30 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。2016.12.31-2017.1.2 学习 ORCAD 软件和 L-EDIT 软件，查阅相关资料，复习所设计内容的基本理论知识。2017.1.3-2017.1.4 对一位全加器电路进行设计仿真工作，完成课设报告的撰写。2017.1.5 提交课程设计报告，进行答辩。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日武汉理工大学集成电路专项实践课程设计说明书目录摘要 .IA
3、BSTRACT.II1 绪论 .11.1 集成电路发展现状 .11.2 集成电路版图工具 L-edit 简介 .12 全加器原理及一位全加器原理图设计 .32.1 一位全加器原理简介 .32.2 实现一位全加器功能的原理图设计 .42.2.1 一位全加器原理图 .42.2.2 基于 ORCAD 的一位全加器设计 .42.2.3 一位全加器的电路图仿真 .73 一位全加器的版图设计 .93.1 确定一位全加器版图结构 .93.2 源漏共享缩小版图面积 .93.3 版图所需基础器件绘制编辑 .113.3.1 PMOS、NMOS 等基础器件编辑 .113.3.2 两输入与非门与异或门的绘制编辑 .1
4、23.3.3 源漏共享得到版图 .133.4 绘制最终一位全加器版图 .144 心得体会 .175 参考文献 .18武汉理工大学集成电路专项实践课程设计说明书I摘要加法运算是数字系统中最基本的运算，为了更好地利用加法器实现减法、乘法、除法等运算，需要对全加器进行功能仿真设计和分析。另外通过全加器可以对其它相关电路有所了解。 本文用对一位全加器进行了全面的分析，根据其逻辑功能及结构，分别利用 ORCAD软件和 L-EDIT 软件对电路进行了系统设计、电路设计和版图设计。在画电路元器件的版图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握 MOS 管等基本元器件的内部结构及版图画法，通过
5、对门电路和一位全加器电路的版图设计，熟悉电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的版图结构紧密，金属连线达到最优化的目的。关键词:ORCAD 软件；L-EDIT 软件；全加器；电路设计；版图设计武汉理工大学集成电路专项实践课程设计说明书IIABSTRACTAddition operation is the basic operation of the digital system, In order to achieve much better use of the adder subtraction, multiplication, divisi
6、on and other operations, The need for full adder functional simulation design and analysis is necessary .The paper has a comprehensive analysis to the full adder. According to its logic function and structure, the circuit design, circuit design and layout design are carried out by ORCAD software and
7、 L-EDIT software respectively. In the drawing circuit components layout proficiency in the use of layout design software, familiar with the circuit knowledge and layout design rules, master MOS tube and other basic components of the internal structure and layout drawing method, through the gate circ
8、uit and a full adder circuit layout design , Familiar with the layout of the circuit components, wiring layout between components and other design methods, layout rules in the correct layout under the premise of the circuit structure close to the metal connection to achieve the purpose of optimizati
9、on.KEY WORDS：ORCAD software; L-edit software; a full adder，circuit design; layout design武汉理工大学集成电路专项实践课程设计说明书11 绪论1.1 集成电路发展现状集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。近几年，中国集成电路产业取得了飞速发展。中国集成电路产业已经成为全球半导体产业关注的焦点，即使在全球半导体产业陷入有史以来程度最严重的低迷阶段时，中国集成电路市场仍保持了两位数的年增长率，凭借巨大的市场需求、较低的生产成本、丰富的人力资源，以及经济的稳定发展和宽松的政策环境等众多优势
10、条件，以京津唐地区、长江三角洲地区和珠江三角洲地区为代表的产业基地迅速发展壮大，制造业、设计业和封装业等集成电路产业各环节逐步完善。 目前，中国集成电路产业已经形成了 IC 设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着 IC 设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。作为电子科学与技术专业的一门重要的实践课程，集成电路课程设计主要目的是使学生熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础。提高学生综合运用已掌握的知识，利用相关软件，进行集成电路芯片的能力。集成电路设计的流程：系统设计、
11、逻辑设计、电路设计（包括：布局布线验证） 、版图设计版图后仿真（ 加上寄生负载后检查设计是否能够正常工作） 。1.2 集成电路版图工具 L-edit 简介L-Edit 是一个图形编辑器，它允许生成和修改集成电路掩模版上的几何图形。鼠标接口允许用户执行一般图形操作。既可使用鼠标访问下拉菜单也可以使用键盘来调用 L-Edit命令。(1) 文件和单元 使用文件、单元、连接器、掩模基元来描述布局设计，一个文件可以有任意多个单元组成，在典型设计中，这些单元可以有层次关系，也可以相互独立，单元可以包武汉理工大学集成电路专项实践课程设计说明书2括任意数量的掩模基元和连接件，以及两者的组合，掩模单元由矩形、图
12、、直线、多边形和技术层端口组成。 (2) 层次 完全层次性的单元可以包含别的单元的连接件。一个连接件是一个单元的“拷贝” ；如果编辑连接单元，这种改变将反映到那个单元的所有连接件上。 L-Edit 对层次不作限制。单元可以包含单元的连接件，被包含的单元又可以包含别的连接件。这样就形成了单元层次。在层次结构中可以有任意级。 L-Edit 不能用于分离的层次结构，连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内。 (3) 单元设计 L-Edit 是一个低层次的，全定掩模编辑器，该编辑器不能执行层的自动转换。 (4) 层规划 L-Edit 是一个高层规划工具。用户可以选择要显示的连接件
13、，它显示一个边框，中间显示单元名，也可以显示掩模几何图形。使用内部隐藏时，可以操作用户设计的大型芯片级块，以获得所需要的层规划。用户可使用用于操作基元的几何图形的命令。 (5) 文件格式 L-Edit 能输出两种掩模布局交换格式（CIF，GDS）以及 Tanner Research 公司的二进制数据库的格式 TDB（Tanner Data Base） ，L-Edit 能够读取 CIF（Caltech Intermediate Form）和 TDB 文件。(6) L-Edit 支持对象 L-Edit 支持九种对象：框、直线、图、多边形、圆形、扇形、圆环形，端口和单元连接元件，所有对象可以用同样的
14、方式来建立和编辑，移动和选择。L-Edit 不能对用户绘制的图形进行修改。L-Edit 是面向对象的设计工具，而不是位图编辑器。武汉理工大学集成电路专项实践课程设计说明书32 全加器原理及一位全加器原理图设计2.1 一位全加器原理简介一位全加器(FA)的逻辑表达式为：(2-1)1iiiiSABC(2-2)1iiiiCbA其中 Ai,Bi 为要相加的数，Ci-1 为进位输入；Si 为和，Ci 是进位输出；0如果要实现多位加法可以进行级联，就是串起来使用；比如 32 位+32 位，就需要 32 个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，超前进位加法前查阅相关资料；
15、如果将全加器的输入置换成 A 和 B 的组合函数 Xi 和 Y（S0S3 控制）,然后再将 X,Y 和进位数通过全加器进行全加，就是 ALU 的逻辑结构。即 X=f（A，B)Y=f（A，B）不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位” 。全加器有三个输入端，二个输出端，其真值表如下所示。表 2-1 一位全加器真值表Ai Bi Ci-1 Si Ci 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1武汉理工大学集
16、成电路专项实践课程设计说明书42.2 实现一位全加器功能的原理图设计2.2.1 一位全加器原理图根据一位全加器逻辑表达式和真值表设计其原理图如图 2-1图 2-1 一位全加器原理图对一位全加器逻辑表达式进行分析而后转化成为与非的形式便得到如上图所示的原理图。该原理图由 2 个异或门和 3 个两输入与非门构成并实现。2.2.2 基于 ORCAD 的一位全加器设计1、异或门的原理图设计与编辑异或门 （英语：Exclusive-OR gate，简称 XOR gate，又称 EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1 个输出端，多输入异或门可由 2 输入异
17、或门构成。若两个输入的电平相异，则输出为高电平 1；若两个输入的电平相同，则输出为低电平 0。亦即，如果两个输入不同，则异或门输出高电平。逻辑表达式：（为“异或”运算符） （2-3）武汉理工大学集成电路专项实践课程设计说明书5表 2-2 异或门真值表A B 输出 Y0 0 00 1 11 0 11 1 0为实现该逻辑电路我们用到了 3 个 PMOS、3 个 NMOS 以及高电平 VDD 和低电平GND，其逻辑电路图如图 2-2 所示图 2-2 ORCAD 下异或门原理图2、两输入与非门两输入与非门由两个 PMOS 和两个 NMOS，外加高点高电平 VDD、接地端 GND 各一个以及导线组成。最终如下图所示：武汉理工大学集成电路专项实践课程设计说明书6图 2-3 ORCAD 下两输入与非门原理图3、得到最终原理图如前，该一位全加器逻辑图由 2 个异或门和 3 个两输入与非门构成并实现，共有三个输入端 Ai,Bi,Ci-1 以及两个输出端 S，Ci 。最终的原理图如下图所示：图 2-4 ORCAD 下一位全加器原理图
