1、桂林电子科技大学实验报告2015-2016 学年第二学期开 课 单 位 海洋信息工程学院 适用年级、专业 13 级电子信息工程 课 程 名 称 EDA 技术与应用 主 讲 教 师 覃琴 实 验 名 称 计时器和倒计时器系统设计 学 号 1316030515 姓 名 魏春梅 实验五 计时器和倒计时的系统设计1、实验目的1 掌握用 Verilog HDL 文本输入法设计计时电路的方法，并听歌电路仿真和硬件验证，进一步了解计时器的功能和特性。2 掌握用 Verilog HDL 文本输入法设计倒计时电路的方法，并听歌电路仿真和硬件验证，进一步了解倒计时器的功能和特性。2、实验原理1 计时器24 小时计
2、时器的电路框图如图 8.1 所示。24 小时计时器由 2 个 60 进制加计数器和 1 个 24 进制加计数器构成，输入 CLK 为 1Hz（s）的时钟，经过60 进制加计数后产生 1 分钟的进位时钟信号，在进过 60 进制加计数后产生 1 小时的进位时钟信号送给 24进制加计数器进行加计数，当加计数达到 23:59:59 后，再来一个秒脉冲，产生时的进位输出，将两个 60进制加计数器和一个 24 进制加计数器的输出送数码管显示。得到计时器的显示结果，其中秒脉冲有 EDA实训仪上的 20MHz 晶振分频得到。2 倒计时器24 小时倒计时器的电路图 8.2 如下24 小时倒计时器有 2 个 60
3、 进制减计数器和一个 24 进制减计数器构成，输入 CLK 为 1Hz（s）的时钟，经过 60 进制减计数产生 1 分钟的借位时钟信号，再经过 60 进制减计数后产生 1 小时的借位时钟信号 24进制减计数器进行减计数，当减计数到达 00:00:00 后，产生时的借位输出，同时 24 小时进制减计数器进行减计数，并发出提醒信号，将两个 60 进制减计数器和一个 24 进制减计数器的输出送数码管显示，得到倒计时的显示结果，其中，秒脉冲有 EDA 实训仪上的 20MHz 晶振分频得到。3、实验设备1 EDA 实训仪一台2 计算机一台（装有 Quartus 2 软件）4、实验内容1 计时器在 Qua
4、rtus 2 软件中，按照实验原理中 24 小时计时器的电路框图，用 Verilog HDL 编程设计计时器电路，然而进行编辑编译、仿真、引脚设定，并下载到 EDA 实训仪中进行验证。注：用 EDA 实训仪上的 20MHz 晶振作为计时器时钟输入端，按键 S8S6 分别作为计时器的校时、校分、校秒输入端，拨动开关 S0 作为计时器的清零输入端，拨动开关 S1 作为计时器的暂停输入端，用数码管SEG5SEG0 分别作为时、分、秒的输出端，用发光二极管 L0 作为进位输出端 COUT。2 倒计时器在 Quartus 2 软件中，按照实验原理中 24 小时倒计时器的电路框图，用 Verilog HD
5、L 编程设计倒计时器电路，然后进行编辑、编译、仿真、引脚的锁定，并下载到 EDA 实训仪中进行验证。注：用 EDA 实训仪上的 20MHz 晶振作为计时器时钟输入端，按键 S8S6 分别作为计时器的校时、校分、校秒输入端，拨动开关 S0 作为计时器的清零输入端，拨动开关 S1 作为计时器的暂停输入端，用数码管SEG5SEG0 分别作为时、分、秒的输出端，用发光二极管 L0 作为进位输出端 COUT。5、实验预习要求1 复习理论课本有关计数器的内容，并认真阅读实验指导书，分析、掌握实验原理，熟悉理论课本中 Quartus 2 软件的使用方法。2 按照实验内容的要求，编写相应的实验程序，写出相应的
6、实验步骤。实验步骤1 建立工程文件 jishiqi。新建 Verilog HDL 文件编写 60 进制和 24 进制加减计时器。2 建立波形仿真。3 编译下载（1 ）源程序（2 ）六十进制加减计时器波形仿真图（3 ）二十四进制加减计时器源程序（4 ）二十四进制波形仿真图（5 ）计时器原理图（6 ）计时器原理图波形仿真波形图中红色圆圈为延时区域。当 clrn 为高电平时，清零（7 ）结果图6、实验总结1 总结用 Verilog HDL 进行分频器和计数器电路设计的方法。此次实验为计时器。Clk 是秒时钟输入端；clrn 是清除输入端，低电平有效。 Jm，jf ，js 是校正秒，分，时的输入端。下
7、降沿有效；qm7.0、qf7.0、qs7.0分别是秒、分、时的输出端，当 sel 为 1 时，为计时器，当 sel 为 0 时，为到计时器。Cout 是脉冲输出端。2 对本次实验进行总结由仿真结果得知 clrn 为高电平时，输出为 0。当 clrn 为低电平时，sel 为 1 时，qm7.0、qf7.0进行从 0到 59 加法计数；qs7.0 进行从 0 到 23 加法计数。Sel 为 0 的时候，qm7.0、qf7.0 进行从 0 到 59 减法计数；qs7.0进行从 0 到 23 减法计数。这次的实验在完成程序仿真调试过程中，出现了很多小问题，这些问题虽然简单，但真正解决起来还是比较棘手的。例如，仿真不出波形。后面发现是要设置成 16 进制的状态下。波形出来后，发现只实现时间加，而减法没有用到。经过检查原来是在源程序里忘记加sel 的语句了。数码管显示时、分、秒的位置错乱，或者是某一位数码管不亮，原来是 pin 设置错误，为了解决这个问题，又重新设置 pin。
