组合逻辑电路的设计.docx

上传人:11****ws 文档编号:2239094 上传时间:2019-05-02 格式:DOCX 页数:4 大小:72.56KB
下载 相关 举报
组合逻辑电路的设计.docx_第1页
第1页 / 共4页
组合逻辑电路的设计.docx_第2页
第2页 / 共4页
组合逻辑电路的设计.docx_第3页
第3页 / 共4页
组合逻辑电路的设计.docx_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

1、 组合逻辑电路的设计一实验目的1、 加深理解组合逻辑电路的工作原理。2、 掌握组合逻辑电路的设计方法。3、 掌握组合逻辑电路的功能测试方法。二 实验器材实验室提供的芯片:74LS00 与非门、74LS86 异或门,74LS54 与或非门,实验室提供的实验箱。三实验任务及要求1、设计要求(1)用与非门和与或非门或者异或门设计一个半加器。(2)用与非门和与或非门或者异或门设计一个四位奇偶位判断电路。2、实验内容(1) 测试所用芯片的逻辑功能。(2) 组装所设计的组合逻辑电路,并验证其功能是否正确。三实验原理及说明1、 简述组合逻辑电路的设计方法。(1) 分析实际情况是否能用逻辑变量来表示。(2)

2、确定输入、输出逻辑变量并用逻辑变量字母表示,作出逻辑规定。 (3) 根据实际情况列出逻辑真值表。 (4) 根据逻辑真值表写出逻辑表达式并化简。(5) 画出逻辑电路图,并标明使用的集成电路和相应的引脚。 (6) 根据逻辑电路图焊接电路,调试并进一步验证逻辑关系是否与实际情况相符。2、 写出实验电路的设计过程,并画出设计电路图。(1)半加器的设计如果不考虑有来自低位的进位将两个 1 位二进制数相加。A、 B 是两个加数,S 是相加的和,CO 是向高位的进位。逻辑表达式S=AB+AB=ABCO=AB(2) 设计一个四位奇偶位判断电路。当四位数中有奇数个 1 时输出结果为 1;否则为 0。A, B,

3、C, D 分别为校验器的四个输入端,Y 时校验器的输出端逻辑表达式Y=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=(AB) (CD)四实验结果1、 列出所设计电路的 MULTISM 仿真分析结果。(1)半加器的设计,1-A 被加数,2-B 加数,XMMI(和数 S)XMM2 (进位数CO)(2) 设计一个四位奇偶位判断电路。A B C D 输出 YA B S CO0 0 0 00 1 1 01 0 1 01 1 0 10 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1

4、11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 02、写出检查芯片好坏的办法。试连芯片,检测芯片的输入和输出是否符合芯片的逻辑功能3、记录所设计电路的测试结果。实验电路的测试结果与仿真结果一致。五实验总结1、实验故障及解决方法实验 2 中 74LS86 芯片接反了,实验中未留意导致烧坏了,在实验中导致无法显示出 Y 的状态,得去换芯片,同时实验箱仪器的老化,高低水平状态的显示有所影响,有时只能显示出低水平状态,得换另外的状态灯才行2、实验体会实验中得提前检查好导线的好坏,不然后续操作一旦出错要检查起来会比较麻烦,同时,尽量少用导线,能在同一个芯片上进行的就用一个芯片。六思考题1、逻辑门电路不用的输入端该如何处置?TTL 与 COMS 有差别,但为了避免干扰及逻辑清晰,将多余的输入端依据逻辑关系或接地或接电源端2.如何用两个半加器和一个或门来实现全加器电路?全加器就是带进位相加,把图里的 AB 对应 A,B,它的和输出作为上一个半加器的下面的输入,上面半加器的和输出就是真正的和,或门输出是结果进位

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 策划方案

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。