1、1.3 ALU 和累加器的功能各是什么？累加器是一个加法器么？ALU :运算器由逻辑电路及逻辑部件组成，功能是进行算数和逻辑运算；累加器:用来传输，临时存储 ALU 运算过程的结果和其他数据，并能把虚报在其中的数据左移或右移；累加器是一个具有特殊功能的寄存器，它虽叫累加器，但并不能在其中进行加法运算，不是一个加法器。1.13 设某台计算机有 16 条地址线和 8 条数据线；（1 ）若采用独立编址的方法，问存储空间有多大？216=64kB（2 ） 通过数据总线一次的可传送的带符号数的范围有多大？-2727-12.2 8088 微处理器由哪两部分组成？他们的主要功能是什么？8086 与 8088的
2、主要区别是什么？(1)总线接口部件 BIU，执行部件 EU(2)主要功能分别是负责 CPU 与存储器，I/O 端口之间传送数据，负责指令的执行。(3)8086 和 8088 内部基本相同，8086 外部数据总线为 16 位，而 8088 外部数据总线为 8 位，因此称 8086 位 16 位微处理器，8088 为准 16 位微处理器。2.4 什么是 8088CPU 的最大最小工作组态，将 8088 下列方式特点填入表中。方式 特点 MN/MX 引脚 处理器个数 总线控制信号的产生最小方式 接+5V 1 CPU 发出最大方式 接地 两个或两个以上 由总线控制器发出2.6 总线周期的含义是什么?8
3、088 基本总线周期由几个时钟周期组成？嘉定某8086CPU 的时钟频率为 24MHz，试问它的一个时钟周期多少？（1 ） 总线周期：机器周期中 CPU 与存储器或 I/O 端口传输一次数据用的时间；（2 ） 8088 由 4 个时钟周期组成；（3 ） T=1/=f=1/24MHz=41.67ns2.7 8088 如何解决地址线和数据线复用问题？ ALE 信号何时处于有效状态？当 ALE 为高电平的时候，该组信号作地址线，当 ALE 为低电平时，该组信号作数据线，使用时，当 CPU 执行访问存储器或对输入输出端口操作时，都要复用这组信号线。当 ALE 信号有效时，表示在地址锁存时段，数据/地址
4、复用线 AD7AD0 用作地址线，将信号送入地址锁存器2.8 试说明在图 2-7 中下列部件的作用。（1 ） 8284 时钟产生器的作用；提供处理器和总线控制器的定时操作。（2 ） 74LS245 的作用；总线驱动器总线信号进行放大，还原并控制传输方向。（3 ） 74LS373 的作用；8 位三态输出锁存器，一个封装中有 8 个锁存器，三态总线，驱动输出装置全并行存取缓冲控制输入时钟，使能输入有效改善抗扰度的作用。（4 ） 在该电路中能否不用锁存器？为什么？不能，8088 数据和地址总线采用分时复用的操作方法，即用同一总线既传输数据又传输地址，当微处理器与存储器交换信号时，首先由 CPU 发出
5、存储地址同时发出允许锁存信号 ALE 给锁存器，当锁存器接到该信号后将地址/数据总线上的地址锁存在总线上随后才能传输数据3.1 假定（DS ）=2000H，（ ES）=2100，（SS ）=1500，（SI ）=00A0H ，（BX）=0100H，（BP）=0010H，请指出下列指令的源操作数字段是什么寻址方式？它们的物理地址是什么？（1 ） MOV AX, OABH 立即寻址 无物理地址（2 ） MOV AX ,BX 寄存器寻址 无物理地址（3 ） MOV AX ,100H 直接寻址 DS 左移 4 位+100A=20100H（4 ） MOV AX ,BX SI 基址变址寻址 DS 左移 4
6、 位+BX+SI=200A0H（5 ） MOV AX BX 寄存器间接寻址 DS 左移 4 位+BX=20000H+0100H=20100H（6 ） MOV AX,ES:BX 寄存器间接寻址 DS 左移 4 位 +BX=21000H+0100A=21100H（7 ） MOV AX,BP 寄存器间接寻址 SS 左移 4 位+BP=15000H+0010A=15010H（8 ） MOV AX,SI 寄存器间接寻址 DS 左移 4 位+SI=20000H+0010H=200A0H（9 ） MOV AX BX+10 基址寻址 DS 左移 4 位+BX+10H=20110H3.3 指出下列指令的错误（1
7、 ） MOV AH,BX 两个操作数不一样（2 ） MOV BX,SI 两个操作数不能都是存储器操作数（3 ） MOV AX,DXSI 两个变址不能连用（4 ） MOV BXSI,ES:AX 寄存器寻址没有段超越法（5 ） MOV CS ,AX CS 不能作目的存储器（6 ） POP CS 出栈指令不能按 CS 作操作数（7 ） MOV 32H,AL 目的操作数不能是常数（8 ） MOV DS,2350H 不能将常数直接传送给段寄存器（9 ） MOV AX,DL 操作数类型不匹配3.5 完成下列操作，选用什么指令？（1 ） 把 4629H 传送给 AX 寄存器 MOV AX，4629X（2 ）
8、 从 AX 寄存器中减去 036AH SUB AX，036AH3.7 写出完成下列功能的程序段（1 ） 传送 25H 到 AH 寄存器 MOV AL, 25H（2 ） 将 AL 的内容乘以 2 SHL A, 1（3 ） 传送 15H 到 BL 寄存器 MOV BL , 15H（4 ） AL 的内容乘以 BL 的内容 MUL BL问最后结果（AX）=？ （AX）=15543.10 编写指令序列：测试 DL 寄存器的低 4 位是否为 0TEST DL,03H P1=MOV AL,0,P1 P2=HLTMOV AL,1JMP PV3.11 若要检查 BX 寄存器中的第 13 位是否为 1，应该用多少
9、指令？请写出该指令TEST BX,1000HJNZ YES3.12（1）用一条逻辑指令清除 AX 寄存器XOR AX,AX（2 ）用一条逻辑指令使 DX 寄存器的高 3 位为 1，其余不变OR DX ,1110 0000 0000 0000B（3 ） 写一条逻辑指令使 BL 寄存器的低 4 位为 0，其余位不变AND BL,11110000B（4 ） 用一条逻辑指令将 AX 中与 BL 中的不相同的位均置为 1OR AX ,BX3.14 利用移位，传送和加法指令完成（AX）与 10 的乘法运算SHL AX,1MOV DX,AXMOV CL,2SAL AX,CLAPD AX,DX4.6 下列两个
10、语句有何区别？X1 EQU 1000H 和 X2=1000HEQU 伪指令中的表达式是不允许重复定义的，而“=”伪指令允许4.15 写出完成下述要求的变量定义语句（1)为某缓冲区 BUG 留下 200 个字节的内存空间（2)将字符串BYTE,WORD,DWORD存放于某数据区（3)在某数据区要求存入存入下列 5 个数据 2040H，0300H，10H，0200H，1048H解：（1）BUG DB 200 DUP(2) String 1 DB BYTE WORD DWORD(3)DATA-DW 2040H,0300H,10H,0200H,1048H4.17 在内存数据段，从变量 X 开始存了两个
11、字，2645H 和 3576H，紧接着从变量 Y 开始两个字 4328H 和 2598H，编写一个完整的程序，实现如下功能（包括定义数据段）：（1 ） 将 X 和 Y 中的两个字数据相加，结果放于变量 Z；（2 ） 将 X 和 Y 中的两个双字数据相加，结果放于 X 开始的单元中。解:(1)Data SegmentX DW 2645H,3576HY DW 4328H,2598HZ DW ?Code SegmentAssume CS:Code,DS:DataStare MOV AX,DataMOV DS,AXMOV DX,X MOV BX,Y+2MOV BX,Y Add DX,BXAdd DX,
12、BX MOV AX,DXMOV AX,DX MOV Z+2,AXMOV Z,AX MOV AX,4CHMOV DX,X+2 INT 21HCode EendsEends start(2)Data 1 segmentX DD 2645H,3576HY DD 4328H,2598HData EndsCode SegmentAssume CS:Code,DS:DataMOV AX,DataMOV DS,AXMOV AX,YADD X,AXMOV AX,Y+2ADC X+2,AXMOV X+4,0 ADC X+4,0MOV AH,4CHINT 21HCode End,End start!5.3 何谓静
13、态 RAM？何谓动态 RAM？它们的使用特点各是什么？静态 RAM：简称 SRAM，分为双极型静态 RAM 和 CMOS 型静态 RAM，前者速度高于后者，但功耗大于后者，都以双稳态电路为基础，状态稳定，只要不掉电，信息就不会丢失，不需刷新，但电路复杂，集成度较 DRAM 低，位价格较 DRAM 高动态 RAM：简称 DRAM，它利用电容存储信息，电路简单，集成度高，由于电容漏电，信息会丢失，因此要不断的对其刷新，保证信息不丢失。5.13 下列 RAM 芯片各需要多少个地址引脚？（1 ） 16k*1b 16=24 14 个（2 ） 1k*4b 1=20 10 个（3 ） 2k*8b 2=2 1
14、 11 个5.17 现有 1024*4 静态 RAM 芯片，欲组成 32k*8 位的存储器试求需要多少 RAM芯片？多少芯片组？用于片内地址需用多少根地址线？用于选择不同芯片组需用多少根地址线进行译码实现？（1 ） 芯片数：= （32/1 ）*（8/1）=256 个（2 ） 每组芯片构成 1k*8 位空间，需要 32 组（3 ） 1k=210 故有 10 根内地址线（4 ） 32 根芯片选择线5.18 设有一个具有 14 位地址和 8 位字长的存储器，问：（1 ） 该存储器存储多少字节的信息？存储容量= 存储单元数*每个单元字节数=2 14*8 =16kb（2 ） 如果存储器由 1k*1 位静
15、态 RAM 芯片构成，需要多少芯片？8*16=128 个（3 ） 需要多少位地址作芯片选择？128/（8/4）=64=2 6 需要 6 位地址芯片选择5.26 主辅存层次和 cache 主存层次有相似之处么？其差别是什么？答：在 CPU 和主存之间增加一级速度快，但容量较小，是每位价格较高的高速缓冲，存储（cache)借助于辅助软硬件，这与主存构成了一个有机的整体，以弥补主存速度不足，这个层次的工作主要由硬件实现。主存辅存层次的目的是为了弥补主存容量不足，每位价格更低，速度更慢的存储器，向编程人员提供大量程序空间6.4 I/O 方式有几种？各有什么特点，如何选用？（1)无条件传输，接口简单，不
16、考虑控制问题时只有数据接口。一般用于春电子部件的输入输出每一集完全由 CPU 决定传输时间的场合和外部设备与 CPU 能同步工作的场合，否则出错。（2)程序查询传输方式（无条件传输），接口简单，比无条件传输接口多一个状态接口，在传送过程中，若外设数据没有准备好，则 CPU 一般在查询等待。CPU 效率低下，由于查询原因，用于 CPU 负担不重，允许查询等待时。（3)中断传输，与无条件相比要增加中断请求电路，中断屏蔽电路和中断管理电路，比程序查询复杂，提高 CPU 和慢速外设之间进行数据时的工作效率，提高 CPU 为外部影响的及时性。（4)DMA 传输，实现外设直接和存储器进行高速数据，传输传送
17、过程中无需 CPU 执行指令干预，从而更大程序的提高高速外设与 CPU 间传送速率，告诉外设的批量传送。6.5 端口编址方式有哪两种，各有随你特点？（1 ） 与存储器统一编址，对存储器和 I/O 端口读写采用相同命令优点：指令系统简单 缺点：存储资源浪费（2 ） 端口独立地址 ，采用不同命令对存贮器和 I/O 端读写优点：不占用存贮资源 缺点：复杂6.10 在 8088 微机系统中，某外设接口所选的端口地址为 338H33FH，请用74LS138 编码器设计符合要求的端口译码电路。338H：110011000 A9A08.1 中断：当 CPU 正在执行某程序时，有中断源提出中断申请， CPU
18、暂停正在执行的程序转去为中断源服务，服务结束后再回到源程序继续执行。断点：被中断的主程序的位置（下一步要执行的主程序的指令地址）中断返回：中断服务程序结束后再返回被中断的主程序继续执行的过程。中断源：指引起中断的原因或来源，如中断指令，公报工作与中断方式的外设（键盘）以中断方式要求 CPU 处理的软硬件故障。中断向量：每个中断服务子程序的入口地址；中断向量表：把系统中所有的中断向量按照一定的规律排列成一个表。中断优先级：根据事件轻重缓急合理地响应各中断源请求，给每个中断源确定的一个中断级别。中断响应：有中断源提出的中断申请，CPU 做出回应。中断屏蔽是指在中断请求产生之后，系统用软件方式有选择
19、地封锁部分中断而允许其余部分的中断仍能得到响应。特殊屏蔽：通过软件对片内特殊功能寄存器的设置，实现对各中断源中断请求的开放或屏蔽的控制。8.4 实现中断源的优先级判优的方法有哪些？各有何特点？（1 ） 串行优先级排队模式优点：电路较为简单，易于扩充，因各级逻辑一致，连接方便。缺点：当链接的级数较多时，会因时延增大使后级的响应及时性受影响。（2 ）并行优先级排队模式优点：响应速度快，能满足高速 CPU 的要求缺点：不如串行排队灵活（3）专用硬件方法特点：可通过编程来设置或改变其工作方式，用起来更方便灵活。8.9, 分别叙述 8088CPU 对 INTR 和 NMI 中断的响应全过程。在每条指令的
20、最后一个时钟周期，CPU 检测 INTR 或 NMI 信号，若以下条件成立，则CPU 响应中断：（1 ） 当前指令执行完。对 INTR，还应满足以下条件：1、 当前指令试 STI 和 IRET，则下条指令也要执行完。2、 当前指令带有 LOCK、RET 等指令前缀时，则把它们看成一个整体，要求完整的执行完，（2 ）对 INTR，CPU 应处于中断状态，则 IF=1；（3 ）当前没有复位（RESET）和保持（HOLD）信号。若 NMI 和 INTR 同时发生，则首先响应 NMI。8.12 若要求 8259A 的地址为 E010H 和 E011H，试画出 8259A 与 8088 总线的连接图。若
21、系统中只有一片 8259A，允许 8 个中断源边沿触发，不需缓冲，一般全嵌套方式工作，一般结束方式，中断类型码规则为 40H 试编写初始化程序，若 IR4 端中断源的中断服务程序的入口地址为 1000H：8899H，请试编写中断向量表的初始化程序段。解：MOV DX ,OE010H,方式控制寄存器端口 D1 地址MOV AL,BHOUT DX,ALMOV DX,OE011H,方式控制寄存器端口 D2 地址MOV AL,4OHOUT DX,ALMOV AL,03HOUT DX,AL10.2 简述 8255A 方式 1 的基本功能10.4 8255A 的三个端口在使用时有什么差别？PA：输入输出都
22、可锁存，双向，三台引脚；PB：输入不锁存，输出锁存，双向，三台引脚；PC：输入不锁存，输出锁存，双向，三台引脚。10.5 当 CPU 输出数据到 PCD 时，8255A 的几个控制信号CS， A1，A0,RD，WR 分别是怎么样点评 8255A 的方式选择控制定和 PC 口的位置 I/置 0 控制字都是写到同一个控制接口的地址，那么他们由什么来区分的？CS：0 A1:1 A0： 0 RD：0 WR：1控制字的最高位 DD7=1 时为方式选择控制字。D7=0 时为 PCR 的位置 I/置 0 控制字10.6 设 8255A 的四个端口地址为 00C0H,00C2H,00C4H,00C6H,要求用
23、置 1/置 0 方式对 PC6 置 1，对 PC4 置 0，试编写程序。MOV DX 00C6HMOV AL 0DH 对 PC6 控制字为 0DHOUT DX ALMOV AL 08HOUT DX AL 对 PC4 置 0 的控制字为 08H10.9 设 8255A 的 ABC 扣得控制字寄存器的端口地址分别为80H，82H，84H ，86H 。（1 ） 要求 A 口工作在方式 0 输出，B 口工作在方式 0 输出，C 口高 4 位输入，低 4 位输出，试输出 8255A 的初始化程序。（2 ） 要求 PC4 输出高电平， PC5 输出低电平，PC6 输出一个正脉冲，试写出完成这些功能的指令序列。答：（1）)MOV AL ,10001010BOUT 86H ,AL（2 ） MOV AL ,1000X0XXXBOUT 86H ALMOV AL, 00001001BOUT 86H ALMOV AL 00001010BOUT 86H ALMOV AL , 00001100BOUT 86H ALMOV AL ,00001101BOUT 86H ALLALL DELAYMOV AL ,00001100BOUT 86H AL
