1、前三题为必做题，全为英文描述题干1、写出电阻 R、电容 C、电感 L 的 V/I 关系式；2、给出 的电压值求 NPN 型三极管的 、 (晶体管的开启电压为 0.7v)BVCVEVb Ve Vc010.7v20.7v3.在满足深度负反馈的条件下，求出以下放大电路的 .OV整份试卷包含所有面试方向的题，最后一部分是 IC layout 方向的笔试题：1.简述 CMOS 的工艺流程2.给出 nand2 的管级图画出其 layout。3.下图电路图中有两个 MOSFET（MA and MB)假设每个 MOSFET 有两个 gate finger，右下版图应如何连接，才能使 MA and MB 匹配。
2、4.画出不同的电流镜图，并简述各自特点。面试时问到的问题技术部：1.晶体管的工作原理2.你在青软实训学到了什么3.你觉得怎样布局、布线，该注意哪些方面4.Latch-up 的原理，形成示意图并提取其电路图5.ESD 的工作原理，做 ESD 时你觉得应该注意哪些方面。 。 。 。 。 。 。 。 。 。 。 。负责人：一直不停地从你回答的话中找问题，问问题，1.自对准工艺（SALICIDE）原理，后做栅会出现什么后果2.CMOS 的工艺流程3.Latch-up 的原理以及防止措施， Guard ring 的作用，保护作用具体是怎样做到的。4.Bandgap 的晶体管部分为什么做成方形。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
