1、边沿 D 触发器: 负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。如果在 CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在 CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿 D 触发器也称为维持-阻塞边沿 D 触发器。电路结构: 该触发器由 6 个与非门组成，其中 G1 和 G2 构成基本 RS 触发器。D 触发器工作原理: SD 和 RD 接至基本 RS 触发器的输入端，分别是预置和清零端，低电平有效。当 SD=0 且 RD=1 时,不论输入端 D 为何种状态，都会使 Q=1，Q=0，即触发器置
2、 1；当 SD=1 且 RD=0 时，触发器的状态为 0,SD 和 RD 通常又称为直接置 1 和置 0 端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下： 1.CP=0 时，与非门 G3 和 G4 封锁，其输出 Q3=Q4=1，触发器的状态不变。同时，由于 Q3 至 Q5 和 Q4 至 Q6的反馈信号将这两个门打开，因此可接收输入信号 D，Q5=D，Q6=Q5=D。 2.当 CP 由 0 变 1 时触发器翻转。这时 G3 和 G4 打开，它们的输入 Q3 和 Q4 的状态由 G5 和 G6 的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基本 RS 触发器的逻辑功能可知，Q=
3、D。 3.触发器翻转后，在 CP=1 时输入信号被封锁。这是因为 G3 和 G4 打开后，它们的输出 Q3 和 Q4 的状态是互补的,即必定有一个是 0，若 Q3 为 0，则经 G3 输出至 G5 输入的反馈线将 G5 封锁，即封锁了 D 通往基本RS 触发器的路径；该反馈线起到了使触发器维持在 0 状态和阻止触发器变为 1 状态的作用,故该反馈线称为置 0 维持线,置 1 阻塞线。Q4 为 0 时，将 G3 和 G6 封锁，D 端通往基本 RS 触发器的路径也被封锁。Q4输出端至 G6 反馈线起到使触发器维持在 1 状态的作用，称作置 1 维持线；Q4 输出至 G3 输入的反馈线起到阻止触发
4、器置 0 的作用,称为置 0 阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在 CP 正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。功能描述 2.特征方程 Qn+1=D 3 状态转移图脉冲特性: 1.建立时间:由下图维持阻塞触发器的电路可见,CP 信号是加到门 G3 和 G4 上的,因而在 CP 上升沿到达之前门 G5 和 G6 输出端的状态必须稳定地建立起来。输入信号到达 D 端以后，要经过一级门电路的传输延迟时间 G5 的输出状态才能建立起来
5、,而 G6 的输出状态需要经过两级门电路的传输延迟时间才能建立,因此 D端的输入信号必须先于 CP 的上升沿到达，而且建立时间应满足： tset2tpd。 2.保持时间：由下图可知，为实现边沿触发,应保证 CP=1 期间门 G6 的输出状态不变,不受 D 端状态变化的影响。为此，在 D=0 的情况下，当 CP 上升沿到达以后还要等门 G4 输出的低电平返回到门 G6 的输入端以后,D 端的低电平才允许改变。因此输入低电平信号的保持时间为 tHLtpd。在 D=1 的情况下，由于 CP上升沿到达后 G3 的输出将 G4 封锁，所以不要求输入信号继续保持不变,故输入高电平信号的保持时间tHH=0。
6、 3.传输延迟时间：由图工作波形图不难推算出，从 CP 上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间 tPHL 和由低电平变为高电平的传输延迟时间 tPLH 分别是:tPHL=3tpd tPLH=2tpd 维持和阻塞 D 触发器的电路和动态波形 4.最高时钟频率：为保证由门 G1G4 组成的同步 RS 触发器能可靠地翻转，CP 高电平的持续时间应大于 tPHL,时钟信号高电平的宽度 tWH 应大于 tPHL。而为了在下一个 CP 上升沿到达之前确保门 G5 和 G6 新的输出 电平得以稳定地建立，CP 低电平的持续时间不应小于门 G4 的传输延迟时间和 tset 之和，即时钟信号低电平的宽度 tWLtset+tpd，因此得到: 在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。 综上所述，对边沿 D 触发器归纳为以下几点： 1.边沿 D 触发器具有接收并记忆信号的功能，又称为锁存器；2.边沿 D 触发器属于脉冲触发方式； 3.边沿 D 触发器不存在约束条件和一次变化现象，抗干扰性能好，工作速度快
