1、- 1 -郑州大学现代远程教育数字电路课程考核要求说明：本课程考核形式为提交作业，完成后请保存为 WORD格式的文档，登陆学习平台提交，并检查和确认提交成功（能够下载，并且内容无误即为提交成功） 。一 作业要求1）本作业共 10 题，前 6 题必做，后 4 题任选 2 题。2）1. 2. 3.4. 理解逻辑代数的公式、定理、逻辑函数的的公式、图形化简法。公式、定理、规则的正确应用，逻辑函数化简的准确性。5. 6. 理解组合逻辑电路的分析与设计，常用中规模集成电路的功能与应用。7.8.9.10. 理解时序电路的分析和设计方法。常用中规模集成计数器的功能、应用。(完成作业可用工具：公式法和 手工绘
2、图保存为图片，插入 WORD 文档)3）请独立自主按照要求完成作业内容。二 作业内容用卡诺图化简下列函数1. F（A,B,C,D）=（2,3,6,7,8,10,12,14）2. 解：AB CD 00 01 11 1000 1 101 1 111 1 110 1 1- 2 -DACBAF),(2. )6,5432,1(),(m2. ,CBAF解： CABCAF),(DDBC.F关3解：CDAB00 01 11 1000 0 0 01 1 111 0 1 1 010 0 0 1DBAF DBAF)15,3(),970(),(.4dmCB解：AB CD 00 01 11 1000 1 A BC 00
3、 01 11 100 1 1 11 1 1 1- 3 -01 111 10 1 1 DCBADCBAF),(5. 试用一片输出低电平有效的 3 线8 线译码器 74LS138 设计一个判定电路。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则比赛成绩不予承认。解：(1) 逻辑抽象主裁判用 A 表示,副裁判用 B、C、D 表示，同意用 1 表示，不同意用 0 表示;比赛成绩用 Y 表示，赛成绩被承认用 1 表示，比赛成绩不予承认用 0表示, (2) 列真值表列出真值表如表所示。A B C D Y0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1
4、0 0 00 1 0 1 00 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 1- 4 -1 1 1 1 1(3) 由真值表写出逻辑表达式 )( )(7653YA BCDCDBADABCCBY (4) 画出逻辑图 0,210 CBASS令6. 试用输出低电平有效的 3 线8 线译码器和逻辑门设计一组合电路。该电路输入 X，输出 F 均为三位二进制数。二者之间的关系如下：（1） 2X 5 时 ， F=X+2（2） X2 时 ， F=1（3） X5 时 ， F=0 解：根据题意列出真值表，
5、如下表。由真值表写出逻辑表达式：F2=m2+m3+m4+m5 F1=m4+m5 F0=m0+m1+m3+m5 - 5 -根据逻辑表达式画出逻辑图如下图。F0Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S1S2S3X2X1X0F2 F1 1 X2X1X0F2F1F00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 0 11 0 01 0 11 1 01 1 10 0 00 0 0真值表7. 74LS161 四位同步二进制加法计数器的真值表如下：试设计一个六进制计数器。真值表：0 0 0 0L X X X X XX输 入C PP00不 变00 X X X
6、 X1 0 X X1 1 1 1X X X X1 1 0 X X X X X1 1 X 0 X X X X输 入TDLrC0D1D2D3D输 出Q0Q1Q2Q30D1D2D3D0D1D2D3D计 数保 持保 持QC C解：- 6 -8. 用 74LS90（二五十进制计数器）组成六进制计数器。 QDCQBAS9(1)9(2) R0(1)0(2)CP2CP174LS90解：9. 试用 D 触发器和逻辑门设计一个五进制加法计算器。10. 试用 JK 触发器和逻辑门设计一个五进制加法计算器。进制计数器，需要 3 个 JK 触发器。计数器从 Q2Q1Q0=000 开始，加法计数。采用异步清零法，当 Q2Q1Q0=101 时，立刻清零，从新计数。与非门输出一个低电平脉冲，表示一次计数完成。- 7 -
