1、EDA嵌入式实验开发板案例设计-综合模块本科毕业论文（20 届）EDA 嵌入式实验开发板案例设计 - 综合模块所在学院专业班级 电子信息工程学生姓名指导教师完成日期I嘉兴学院本科生毕业设计诚 信 声 明我声明，所呈交的论文是本人在老师指导下进行的研究工作及取得的研究成果。据我查证，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得或其他教育机构的学位或证书而使用过的材料。我承诺，论文中的所有内容均真实、可信。论文作者签名： 签名日期： 年 日EDA嵌入式实验开发板案例设计-综合模块声 明学 有 论文交的 ， 论文 查 和 ，学 可以 论文的 或 内
2、容，可以 、 或其他 论文，学 论文进行，不得 论文进行currency1。论文作者签名： 签名日期： 年 日III嘉兴学院本科生毕业设计EDA嵌入式实验开发板案例设计-综合模块摘 要基于自主设计的FPGA-SP6开发板的综合模块设计。本论文主要介绍一款采用自定义指令集的16位RISC MCU的设计与实现。采用硬件描述语言VHDL进行RTL级描述，自顶向下流程和模块化的方法进行设计。整体上分为5级流水:取指、译码、执行、存储、回写。可以执行算术运算、逻辑运算、读写存储器、IO口操作。设计了16级堆栈，可实现函数多级调用。该RISC CPU采用哈佛结构，有效的避免了流水线中的结构冒险。分析了该设
3、计中的流水线所遇到的冒险问题，采取了一定的解 方案。 用 Modelsim 模块进行了 、 ，ISE 件综合 线， Xilinx Spartan6 LX9 上 验 。实现 计算器效 。关键词：FPGA，spartan6，综合模块，RISC，流水线，VHDL，EDA案例设计EDA嵌入式实验开发板案例设计-综合模块The case design Based on embedded experimentalboard of EDA-Integrated designAbstractThe Integrated design based on the FPGA experimental board w
4、hich desi- gnedby ourself. This paper mainly introduces the principle and implementationof a 16 bit RISC MCU with self-defined instruction set. Using a hardwaredescription language VHDL to RTL description, top-down flow and modular de-sign. On the whole the CPU is divided into five levels pipeline :
5、 InstructionFetch, Instruction Decode,execution,Memory Access, Write Back.You can performarithmetic, logic, read and write memory,IO operation. The design have 16 levelstack which can realize the function of Nested functions.The RISC CPU adop-te theHarvard structure, effectively avoid the hazard str
6、ucture in the pipeline. The hazard inpipeline is analyzed and somemethods to solve the hazard. usingthe Modelsim topost-simulation and before-simulation, ISE integrated tools to synthesize andimpleming , and verificating in the Xilinx Spartan6 LX9 chip , and realized simplecalculator.Keywords: FPGA,
7、spartan6,integrated modules,RISC,pipeline,VHDLV嘉兴学院本科生毕业设计目录要.IVAbstract.V.VI1 论.81.1 题的 .81.2 题的 义.81.3 FPG案例开发 发现.91.4 RISC CPU 发现.101.5 题的主要.102方案设计与currency1体设计.112.1 RISC CPU的方案设计.112.2方案“.112.3 流水线.122.3.1 流水线的 介绍.122.3.1 流水线的冒险分析fi.132.4 RISC CPU的currency1体设计.153 FPGA设计.183.1 顶fl模块的设计.183.1.1
8、 分 模块.183.1.2 程存储器.193.1.3 IF/ID流水线存器.193.1.4 DEC解码器.20EDA嵌入式实验开发板案例设计-综合模块3.1.7 ID/EXE流水线存器.233.1.8 ALU算术逻辑.233.1.9 EXM/MEM流水线存器.243.1.10 RAM数 存储器.243.1.12 多器.253.1.13 MEM/WB流水线存器.253.1.14 堆栈的设计.253.1.15 ”器.263.2 整体.26结论.27 文.28.29 .30VII嘉兴学院本科生毕业设计1 绪论1.1课题的来源计算科的发， 计算指令的发与 化 程中，现了 的 化方向，一 方向为 CIS
9、C ，一 方向为 RISC 。 CISC 指令计算 多数 fi器所采用的体， 的68k 和Intel 的80x86。 的 所 用的 合语言 程，“ 体 ， CISC 以发的一 要 。自 20 70 中 于IBM 的John Cocke 科 ，IBM的员，为IBM计算市场的开拓和计算科学术的发起到至关 要的作用 首先提著名的28定律之 ， 一fi论到了加州 学伯 利分校的D Patterson和斯坦福 学的J Hennessy关注，他们 此定律、想法作了进一步，提了一 有 于传 CISC 构架的新型计算体结构，即 RISC 构架。 RISC 一 新的 体， 的 为了提高fi器运行的 。 且它的关
10、键 于流水线的操作， 一 时钟周 可以完成多条指令， 提高fi 的本质 。从20 80 初兴起至今， RISC 术 计算领域一直伴其发，尤其 嵌入式 fi器方面， RISC 体结构无论 还 广 上都以充分的应用。 些嵌入式 fi器 业”、无线网络、多媒体fi实时中被广泛地应用， 且扮演 要的角色1。FPGA现场可 程门阵 ，凭借其强 的功能和 行fi 势被称为 CPU、DSP之 一核心。FPGA直接操逻辑门级，操的fl次更加 入，设计的自由 更 ，fi论上只要FPGA里面的集成规模足够 ，它可以实现任何的数字，当然 包括 甚至 CPU， 此本文基于此用FPGA实现一 的自”CPU。1.2课题的
11、意义数字 的发 已 其他事物所能比拟的， 量 辅以高 的可 程逻辑器件断的推陈新， SOC 上操作 成为了新宠，它 将整 应用 子集成 一块面积相当小的硅 上。一方面，相应 所推的各样开发平台越 越人性化，只要掌握一 硬件描述语言能够 较短的时 设计较为 的 子， 有利于 短设计周 ，加EDA嵌入式实验开发板案例设计-综合模块的上市 ， 子市场 了 的 。嵌入式由于其 的势已 各行各业到广泛应用， 事领域， ，数字 ， 业”方面都能 到嵌入式的 。SOC模块化设计的关键 于各 嵌入式核、IP模块的实现， 其中MCU核的设计 了 足 的地位，为 所有的应用中，都 以 MCU 为”的核心2。 RI
12、SC Reduced Instruction Set Computer, 指令集计算 fi 作为核心 件广泛应用于嵌入式和SOC(System on Chip, 上) 中， 此其设计术 集成 设计领域的核心术 到广泛 3。RISC CPU 与生相关，它已 进入currency1 子的各 领域，ARM、MIPS、PowerPCfi器都于 RISC “的一 分， 市场上 RISC fi器 有 的fi， RISC 的发 一 fl 门的领域，只有fi解 RISC 的 fi能更地和掌握已有的 RISC 架构的fi器4。1.3 FPG案例开发国内外发展现状 ， 子设计自化 EDA ，Electronic
13、Design Automatic 术发， 已成为现 子术的核心。 EDA 开发 功能的断完”， 现场可 程门阵 FPGA，Field Programmable Gate Array 术到广泛的应用， 成为当今 子设计领域中应用广泛的可 程逻辑器件之一。由于FPGA 有 程、设计周 短、可性高、开发currency1用 、险小 ，所以fl 合 实验中 用5。 由于传的 子实验 量、效 、可性、 性强，已 能应 子术的高发要， 此，FPGA学 发起 。 ，多 学都开了相关的FPGA 程加 多多 学 80 中入到FPGA的学当中， 开了FPGA 的方法和相关的 斯坦福 学直接用Xilinx 学计 提
14、 的开发板进行学 fi 学 自 要，开发了一款基于Xilinx 的FPGA实验板， 学生 用伯 利 学的 文 采用FPGA术分析 集到的无线 ，断 有 人 利 学 硬件学实验中加入了FPGA和EDA 的。，由于 ，FPGA的于起步 ， 多 学已开设了FPGA相关 程。它们主要 和Xilinx 合实验，由Xilinx 免currency1提 量的FPGA开发平台 件， 学生进行FPGA基9嘉兴学院本科生毕业设计学实验，比 学、 学、 学 名学 。FPGA 的， 多数高校开了从事 FPGA应用方面的，比 上 学用FPGA 人 的 ， 学用FPGA 器人， 业 学用FPGA 语 ， 业 学用FPGA
15、进行 传 与fi，。1.4 RISC CPU 国内外发展现状 1964 CDC 推的 CDC6600 一 超级计算， 备了 RISC的一些基本特征。 1975 Cocke到 IBM的 Yorktown 中心开”IBM801， 801 开设计的 RISC fi器， Cocke获了 Eckert-Mauchly和Turing奖。 半 的发。 , 比较有 响的 RISC fi器 有 Compaq 的Alpha,HP 的 PA-RISC,IBM 的 Power PC,MIPS 的 MIPS 和Sun 的 Sparc。我 化进程的断推进，计算术还将 我 的生 力的发生日益 的 响。 我 CPU设计领域取
16、了一些 突破，相继”龙 、方舟 高性能CPU，此位于台湾的威盛 子 较 的fi器生 商。然 我 的CPU设计”造术与 相比还有 距，我 业中与 CPU 相关的许多核心术 然主要依赖进口，仅济上”于人， 且 的 全 至 “ 全 面临威胁。FPGA 术自20 80 中 现至今，引起了 子设计术的 刻 ， 成为现子设计术的核心。 此，基于FPGA术的CPU设计 有较高的“值6。1.5课题研究的主要内容 本 题拟 FPGA开发板上设计一 RISC CPU，一 五级流水线的RISC CPU。设计包括主体设计，指令集设计，流水线冒险分析与解 ，各功能模块的 要说 。终实现一 的计算器。1、流水线冒险分析fi。2、设计五级流水的RISC CPU。3、LCD12864 示实验。 计算器的实现。
