1、 本科毕业设计 (论文 ) ( 届 ) 论文题目 基于 DDS信号源的设计 （英文） The design of the signal Generator， based on DDS Technology 所在学院 电子信息学院 专业班级 电子信息 工程 学生姓名 学号 指导教师 职称 完成日 期 年 月 日 摘 要 随着数字集成电路、微电子技术和 EDA 技术的深入研究，直接频率合成（ DDS）技术以其有别于其它频率合成技术的优越性能和特点，成为现代频率合成技术中的佼佼者。根据题目要求，本设计介绍的基于 DDS 技术的信号发生器以单片机C8051F005 芯片为核心，采用 DDS 芯片 AD
2、9851 来设计函数信号发生器，以键盘为管理操作中心。硬件系统由自制的电源供电，通过按键选择显示波形、点频、扫频、跳频和播报频率等功能，并且 12864 液晶同时显示按键选择的相应功能 ，最后可通过示波器观察波形。该方案所设计的信号发生器 整个系统结构紧凑，电路简单 ，还实现了语音播报、调节幅度、改变相位和产生方波信号等功能。 关键词 ： DDS；信号发生器；正弦波；按键 Abstract With the further study of the digital integrated circuit 、 microelectronics technology and EDA technolo
3、gy, direct digital synthesis (DDS) technology has become top technology because of its superior performance and characteristics which are different from other frequency synthesis technology. According to the design request, the signal generator of this design choose C8051F005 to control data acquisi
4、tion and hardware circuit. The produce of signal is realized by AD9851 chip. It adopts keyboard as management operations center. The power supply of this hardware system is designed by myself. The functions of displaying frequency 、 point frequency、 frequency sweeping、 frequency hopping、 broadcastin
5、g frequency value、and so on, which can be choosed through keys. At the same, 12864 performance the corresponding function. Finally， you can observe the waveform in an oscilloscope. In this design, the whole system structure is compact, the circuit is simple. Whats more, it also has realized other fu
6、nctions, such as broadcast、 adjusting amplitude、 changing phase and producing square wave signal. Key words: DDS; signal generator; waveform； key 目 录 1 引言 .1 2 总体设计 .2 3 硬件设计 .5 3.1 微处理器系统 .5 3.1.1 核心控制器 C8051F005 的概述 .5 3.1.2 时钟电路 .6 3.1.3 复位电路 .7 3.1.4 下载接口电路 .7 3.2 AD9851 为核心的 DDS 模块 .8 3.2.1 DDS
7、 基本原理及性能特点 .8 3.2.2 DDS 模块的滤波器 .9 3.3 语音芯片 ISD4004 的概述及应用 .12 3.4 单元硬件电路设计 .13 3.4.1 键盘模块 .13 3.4.2 12864 显示模块 .14 3.4.3 电源模块 .15 3.4.4 运放比较电路 .15 4 DDS 软件设计 .16 4.1 控制软件总体设计描述 .16 4.2 AD9851 程序模块设计 .18 4.3 LCD12864 程序模块设计 .19 4.3 频率设置 .20 4.3.1 点频模式 .20 4.3.2 扫频模式 .21 4.3.3 跳频模式 .22 4.4 波形显示 .23 4.
8、5 按键程序模块设计 .25 4.6 语音模块程序设计 .25 5 制作和调试 .27 5.1 硬件电路的布局与焊接 .27 5.1.1 电路组成 .27 5.1.2 系统制作 .27 5.2 系统调试 .27 5.3 调试结果 .28 6 结论 .30 致 谢 .31 参考文献 .32 附录 1 毕业设计作品说明书 .34 附录 2 原理图设计 .35 附录 3 PCB 设计图 .37 附录 4 系统实物图 .39 附录 5 软件源代码 . 错误 !未定义书签。 1 引言 波形发生器信号源作为一种基本电子设备无论是在教学、科研还是在部队设备技术中，都有着广泛的使用。随着科学技术的发展和测量技
9、术的进步，普通的性能单一的波形发生器已经无法满足目前日益发展的电子技术领域的生产调试需要。 常用波形发生器只能产生方波、三角波、正弦波等规则波形，而在某些应 用（如利用超声导波对管道缺陷进行检测）中需要一种“任意波形发生器”（ Arbitrary Frequency Generator） .要想实现性能复杂、波形多样的发生器就必须使用频率合成技术。它不仅能够输出频带宽、频率分辨率高且稳定的标准波形，而且能够简便、直观地指定波形形状，并设定波形的复现频率和幅值。 直接数字频率合成（ DDS）技术是近二十年新兴的一种频率合成技术， DDS在频率转换时间、相对带宽、相位连续性、高分辨力、正交输出以及
10、集成化等一系 列性能指标方面大大超过了传统频率合成技术的工业水平，为系统提供了优秀信号源的性能 1。其主要优点如下：输出频率相对带宽较宽：输出频率带宽为50%fs(理论值 )；频率转换时间短： DDS 的频率转换时间可达纳秒数量级；频率分辨率非常高：若时钟 fs 的频率保持不变，只需增加相位累加器的位数 N 就可以获得任意小的频率分辨率；相位的变化连续：相位曲线是连续的，在改变频率的瞬间，它的频率也发生了突变，因而保持了信号相位的连续性；其他优点：可产生宽带正交信号及其他多种调制信号、可编程和全数字化、可靠性高、重量轻、功耗低、体积 小、控制灵活方便等方面，具有非常高的性价比。 DDS 的各种
11、优点使得它已成为雷达、通信、电子战等系统中信号源的首选，它是电子系统的心脏，是决定电子系统性能的关键设备。随着科学技术发展以及现代战争的需要， DDS 在电子领域中将有着更广泛的应用。 2 总体设计 信号发生器已有许多设计和研究，留下许多新颖、多样方案。并由于大规模集成电路控制芯片的高速发展，各种芯片品种多样，导致对整个设计控制部分的不一致性，进而又使对数据的处理及显示的方式的多样性。 经过对大部分资料文献综合之后，本人对实现信号发生器的方案分三个不 同模块进行分析，分析如下文所述： 1.信号产生模块 方案（ 1）： 使用集成函数发生器芯片 集成函数芯片有 ICL8038 等。 ICL8038
12、 可以输出四种不同的波形：三角波、方波、锯齿波和正弦波。该芯片为电压控制频率集成芯片，失真度很低。可输入不同的外部电压来实现不同的频率输出。 ICL8038 不便于控制正弦波以 1HZ 为步进增加。 方案（ 2）： 采用锁相式频率合成（ PLL） 锁相式频率合成，即通过加减乘除的运算将一个高精度且高稳定度的标准频率产生同样精确度和稳定度的大量离散频率的技术，该技术在某种程度上解决了既要使频率 精确稳定，又要使频率在较大范围内可变的问题，但频率受 VCO 可变频率范围的影响，高低频率比不能作得很高，随着频率稳定度的提高， PLL 的锁定时间越来越来越长。 方案（ 3）： 直接数字频率合成（ DD
13、S） 直接数字频率合成技术是根据相位的间隔对正弦信号进行取样、量化及编码，之后存在 EPROM 中而生成一正弦查询表。频率合成时，在参考时钟的作用下，相位累加器对时钟脉冲进行计数，同时对频率控制字 K预置的相位增量和累加器输出的累加相位进行相加，把相加后的结果形成正弦查询表的地址；从表中取出与该相位相对应的单元中的幅度量化正弦 函数值，然后通过 D A 转换器输出模拟信号，再经过低通滤波器平滑获得满足要求的模拟信号 2。存储在正弦查询表中的相位分隔点数和相位累加器的最大计数长度一样，因为相位累加器的相位增量不同，所以会使一个周期内的采样点数不同。在采样频率 (由参考时钟频率决定 )不变的情况下
14、，输出信号的频率也会发生相应的变化。如果要对输出信号进行相位控制，可通过设定累加器的初始相位来实现。 2.微处理器模块 方案（ 1）：基于 FPGA 芯片的 DDS 信号发生器设计 随着直接数字频率合成技术和现场可编程门阵列（ FPGA）技术的迅速发展和广泛应 用，为数字信号发生器的实现提供了更便捷的实现方式。 FPGA 可以实现各种复杂的逻辑功能，密度高，速度快，稳定性好等许多有点。 FPGA 在掉电后会丢失数据上电后须进行一次配置，因此 FPGA 在应用中需要配置电路和一定的程序。并且 FPGA 作为数字逻辑器件，竞争、冒险是数字逻辑器件较为突出的问题，因此在使用时必须注意毛刺的产生、消除
15、及抗干扰性。 该设计利用 DDS 技术把各种信号的数字量通过 DAC 转换成模拟量。 DDS 系统主要由频率控制字、相位累加器、 FLASH 以及数模转换器 DAC 够成 3。在信号发生器的存储单元部分，需把 波形数据存储在 FPGA 的存储块中，波形发生器的存储单元要具有强大的数据存储功能，需 RAM 和 FLASH 实现对波形存储。在每一个时钟脉冲作用下，把信号波形输出频率数据累加起来，并且将波形发生器的读写地址连接到累加器数据输出的一部分，从波形存储器读取出来的地址通过数模转换器转变成相对应的电压信号；通过 DAC 输出的电压信号是阶梯形的，并有一些干扰，需要通过低通滤波器对电压信号进行
16、滤波处理，使信号波形光滑。 方案（ 2）：基于单片机 C8051F 系列芯片和 DDS 的信号发生器设计 单片机具有体积小，使用灵活的，易于人机对话 和良好的数据处理，有较强的指令寻址和运算功能等优点。且单片机功耗低，价格低廉的优点。 C8051F005单片机是完全集成的混合信号系统级芯片，拥有与 8051 兼容的高速 CIP 51 内核，与 MCS 51 指令集完全兼容，内置 32KB 的 FLASH 程序存储器、具有 256B内部 RAM 和 2048B 的 XRAM。 通过芯片 C8051F005 控制数据采集和硬件电路的电压及频率显示，通过键盘控制完成频率调节，操作简便，实现效果良好。
17、 3.显示模块 方案（ 1）：采用数码管显示 采用数码管价格低廉，而且外围电路简单。但是扫描要占用大量 的 I/O 口资源，还增大了单片机的运算开销，显示的信息也不够丰富。 方案（ 2）：采用 12864 显示 12864 液晶可以显示 8*4 行 16*16 行点阵的汉字，也可以完成图形显示。相比同类图形点阵液晶显示模块，不论硬件电路结构和显示程序都要简洁得多。而且还有低压低功耗的优点。 通过对上述方案比较， 本设计采用专用芯片 AD9851 作为信号产生模块，C8051F005 作为主控芯片，用此方法可以达到频率比较稳定的波形。 AD9851 芯片产生正弦波， 然后通过自制的低通滤波器得到
18、一个光滑的正弦信号，再 通过外围运放电路实现调幅和输 出方波信号。 通过 按键设置频率，和其它功能的选择，并由 12864 显示相应功能。 软件部分的设计 采用 keil 软件， 使用 C语言进行设计和仿真。 DDS 信号发生器的设计总框图如图 2-1所示 图 2-1 DDS 信号发生器总框图 12864 显示 按键 控制 C8051F005 AD9851 信号处理 LPF 输出正弦波 语音播报 3 硬件设计 3.1 微处理器系统 3.1.1 核心控制器 C8051F005 的概述 在本系统板中采用的单片机是 C8051F005 芯片，是完全集成的混合信号系统级 MCU 芯片，它具有与 805
19、1 兼容的高速 CIP-51内核，与 MCS-51 指令集完全兼容，内置 32KB 的 FLASH 程序存储器、具有 256B 内部 RAM 和 2048B 的 XRAM。C8051F005 单片机具有片内调试电路，片内 JTAG 调试支持功能允许使用安装在最终应用系统上的产品 MCU 进行非侵入式（不占用片内资源）、全速在系统调试。该单片机供电电压范围是 2.73.6V，在本设计中采用 3.3V 的电压 4。 C8051系列单片机结构与一般单片机不同，其内部数字资源需要通过配置交叉开关矩阵才能与数字 I/O端口 P0、 P1、 P2等连通。 本设计中，通过对 C8051F005 芯片的引脚进
20、行配置 ,外接 DDS 模块 、 12864液晶模块、语音模块和按键模块等。外接各个模块通过 C8051F005 单片机固定端口直接访问。引脚分布如下图 3-1 和图 3-2所示 : C P 1 -C P 1 +C P 0 -3C P 0 +4AGND5V R E F6A I N 07AGND15A V +16A I N 18A I N 29A I N 310A I N 411A I N 512A I N 613A I N 714AV+17XTAL118XTAL219/RST20TMS21TCK22P3.323P3.224P3.125P3.026P2.127TDI28TDD29DGND30VD
21、D31P1.532P 2 .033P 1 .434P 1 .335P 1 .236P 1 .137P 1 .038P 0 .039V D D40DGND41P 0 .142P 2 .743P 2 .644P 3 .745P 3 .646P 0 .247P 0 .348P0.449P0.550P2.551P2.452P2.353P2.254P0.655P0.756P3.557P3.458P1.759P1.660DGND61VDD62DAC163DAC064C 8 0 5 1 F 0 0 5C 8 0 5 1 F 0 0 5C 8 0 5 1 F 0 0 5XTAL1XTAL2/RSTTMSTCKTDI TDO12345678910111213141516J2C O N 1 612345678910111213141516J4C O N 1 612345678910111213141516J3C O N 1 61 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16J1C O N 1 6V C CV C CV C CV C CV C C图 3-1 C8051F005基本配置
