1、 本科毕业设计 （ 20 届） 定时超时驾驶的提醒设计 所在学院 专业班级 电子信息工程 学生姓名 学号 指导教师 职称 完成日期 年 月 - 1 - 摘 要 世界卫生组织 2007 年的世界预防道路交通伤害报告指出，因疲劳驾驶而导致事故发生的概率高居第三位， 我国机动车保有量达 1.99 亿辆 ， 因交通事故死亡人数均超过 10 万人 。 当驾驶员感到疲倦而不能将注意力集中在驾驶上时，就已经处于疲劳驾驶状态。疲劳驾驶发生交通事故与驾驶的时间过长及所处的时间有关，如深夜、凌晨或午后。为减少交通事故，驾驶员应该有目的的在驾车前要考虑好注意力能集中的驾驶时间，合理设置与提醒，及时停车小憩。这样便可
2、以减少交通事故的发生。因此，研究定时超时驾驶的提醒有一定的现实意义。 本文设计了一款基于 FPGA 的简易定时超时驾驶的提醒设计。驾驶员可根据身体状况，合理设置架车时间，当驾驶过程中达到设定值时，触发声音报警，建议驾 驶员停车并休息。休息一段时间后，需要重新设置驾驶时间。系统选用了按键作为外部输入，数码管显示需要定时的时间，通过实时比较定时数据和计时数据，达到实时提醒。 关键词： 疲劳驾驶；交通事故；实时报警 - 2 - Abstract Fatigue driving ranks the third in the hazard factors influencing the accident
3、 occurrence listed in the 2007 “World Prevention Road traffic Accident reporting” from the WTO, our motor vehicle quantities of 199 million, the deaths in the traffic accidents are more than 10 million. When pilots feel tired and cant focus on driving, it is already in a fatigue driving condition. F
4、atigue driving happened accidents are relate to driving in a long time and the driving time, as late at night, early morning or afternoon. To reduce the number of traffic accidents, the driver should have a purpose to consider good attention can concentrate driving time before driving, setting up re
5、asonable and remind, and rest in time. So we can reduce the number of traffic accidents. Therefore, it has a realistic significance of research the reminder of Regular timeout driving. The system using the FPGA design a simple Regular timeout driving remind design. The driver can according to health
6、, setting up reasonable time, when driving process achieve to set value, triggering voice to alarm, suggest the driver stop the car and have a rest. After rest a period of time, the driver need to reset the driving time. System chooses the keys as external input, digital pipe display the time, throu
7、gh regular comparative timing date and count time on time, achieve real-time remind. Key Words: Fatigue; Traffic accident; Real-time alarm - 3 - 目 录 1 引言 . - 1 - 1.1 课题背景 . - 1 - 1.2 国内外研究现状 . - 2 - 1.3 设计思想及内容 . - 4 - 2 系统总体设计方案 . - 5 - 2.1 系统设计主要目的 . - 5 - 2.2 系统设计方案 . - 5 - 2.3 系统总体设计 . - 5 - 3 系
8、统的硬件设计 . - 7 - 3.1 设计应用的基本知识 . - 7 - 3.1.1 FPGA 芯片介绍与选择 . - 7 - 3.1.2 数码管介绍 . - 8 - 3.2 各功能模块设计 . - 10 - 3.2.1 电源模块 . - 10 - 3.2.2 输入模块设计 . - 10 - 3.2.3 主控制器模块 . - 12 - 3.2.4 输出显示模块设计 . - 13 - 3.2.5 输出报警模块 . - 14 - 3.2.6 系统设计总电路图 . - 14 - 4 系统的软件设计 . - 16 - 4.1 系统主设计流程图 . - 16 - 4.2 十进制倒计时设计 . - 17
9、- 4.3 倒计时分频设计 . - 17 - 4.4 软件设计总图 . - 18 - 5 系统安装调试 . - 20 - 5.1 硬件安装 . - 20 - 5.2 硬件电源调试 . - 21 - 5.3 倒计时模块调试与引脚设置 . - 21 - 5.4 系统安装 . - 22 - 6 结论 . - 24 - 致 谢 .错误 !未定义书签。 参考文献 . - 25 - 附录 1：十进制倒计时 VHDL 语言 .错误 !未定义书签。 附录 2：倒计时的分频信号 .错误 !未定义书签。 附录 3：键盘驱动程序 .错误 !未定义书签。 1 引言 1.1 课题背景 疲劳驾驶是当今交通安全的重要隐患之
10、一。驾驶人在疲劳时，其对周围环境的感知能力、形势判断能力和对车辆的操控能力都有不同程度的下降，因此很容易发生交通事故。统计数据表明，在 2007 年至 2008 年我国直接由疲劳驾驶导致的死亡人数分别占机动车 驾驶人交通肇事总死亡人数的 11.35% 、 10.91% 和12.5%， 大约每年有 9000 人死于疲劳驾驶。因此，研究开发高性能的驾驶人疲劳状态实时监测及预警技术，对改善我国交通安全状况意义重大。 疲劳驾驶是指驾驶员在长时间连续行车后，产生心理机能和生理机能的失调，出现视线模糊、腰酸背疼、反应迟钝、动作呆板，使驾驶机能下降的现象。如果当晚睡觉不好，第二天即使短时间开车也同样会出现疲
11、劳驾驶。驾驶疲劳将使驾驶员的注意、感觉、知觉、思维、判断、意志、决定和运动诸方面受到影响。驾驶疲劳不是一种病态，而是一种生理上的 自我保护性反应，只要经适当休息，即可解除，体力和能力可得到完全的恢复。过度驾驶疲劳则是多次疲劳和连续疲劳影响的积聚而成，它是疲劳得不到休息补偿的结果，可能突然以某种病态表现出来的后果将与交通事故结缘 不能忽视。 由于疲劳很难明确判断，实际上很多交通事故间接由疲劳驾驶引起，所以，因驾驶疲劳引起的事故比例比现有统计数字还要大。由此可见，驾驶员疲劳已成为交通事故的重要隐患。而且，疲劳驾驶与违法装载、超速行驶、酒后驾车等原因相比具有很大的隐患性。因此，运用定时超时驾驶的提醒
12、设计来实现获取驾驶员疲劳状态并在检测到疲 劳时给予及时报警则可以有效的减少交通事故的发生，提高交通的安全性。所以，如何减少由疲劳驾驶而导致的交通事故已成为国内外研究的热点，也是智能运输系统研究的一个重要领域。 近二十年来，世界各国的交通部门都投入了大量的资源来进行疲劳检测，总体上有了一定的效果，但目前还没有得到很好的应用。检测方法和实现平台是两个主要制约因素：从疲劳检测方法上看，算法复杂性和测量的接触性是其主要瓶颈；从实现平台上看，大多是基于 PC 机，少数是基于 DSP、 ARM 等硬盒处理器，但是他们均因为非实时性以及较高的成本对疲劳检测系统的产品化起着 制约作用。因此将硬件技术和疲劳检测
13、技术结合起来，研究小型化、实时性强、非接触式、成本低的疲劳驾驶检测系统将成为未来的发展方向。 基于以上考虑，本系统选取 FPGA 的 EP2C5T144C8 芯片作为硬件实现平台，应用芯片的并行处理特点，实现定时超时驾驶系统的实时性的要求。 1 选择 EP2C5T144C8 芯片作为硬件平台进行定时超时驾驶的系统设计主要有以下几点优势： (1) 硬件集成性：可以通过硬件描述语言借助 FPGA 内部资源综合出需要的逻辑电路，对实现产品小型化具有一定意义。 (2) 处理速度快，采用 FPGA 并 行处理的特性，达到了实时检测的目的。 (3) 可重载型， FPGA 主要是基于 SRAM 的课编程逻辑
14、阵列，当设计修改时只需要重新编译下载到 FPGA 就可以实现功能的更新。而且，当设计存在错误时，可以方便的进行在线调试。 (4) 开发周期短， FPGA 内部有大量的 IP 核，调用这些性能经过优化的 IP核大大加快了系统开发的进程，同时使模块的性能得到优化。 2 因此本系统设计合理的选用可编程的元件，设计里程或时间输入的输入方式，设定时间或里程后，通过 FPGA 中合理的分频设计，减计数器元件的逻辑设计，使系统可靠稳定的实现减计 数与减计数的显示结果输出，在达到设定值后，完成提醒输出设计。通过本系统设计，提升系统分析设计能力，掌握完整的系统输入、输出、逻辑控制的设计过程。 1.2 国内外研究
15、现状 关于驾驶人疲劳及注意分散等安全状态的监测预警技术，由于它在交通事故预防方面的发展前景而受到各国高度的重视，研究人员根据驾驶人疲劳时在生理和操作上的特征进行了多方面的研究，一些研究成果已形成产品并开始进入市场。 1 国内发展现状 驾驶人疲劳状态的检测方法可大致分为基于驾驶人生理信号、基于驾驶人生理反应特征、基于驾驶人操作行为和基于车辆状态信息 的检测方法。 (1) 基于驾驶人生理信号的检测方法 针对疲劳的研究最早始于生理学。相关研究表明，驾驶人在疲劳状态下的生理指标会偏离正常状态的指标。因此可以通过驾驶员的生理指标来判断驾驶人是否进入疲劳状态。目前较为成熟的检测方法包括对驾驶人的脑电信号
16、EEG、心电信号 ECG 等的测量。 基于驾驶人生理信号的检测方法对疲劳判断的准确性较高，但生理信号需要采用接触式测量，且对个人依赖程度较大，在实际用于驾驶人疲劳监测时有很多的局限性，因此主要应用在实验阶段，作为实验的对照参数。 (2) 基于驾驶人生理反应特征的检测方 法 基于驾驶人的生理反应特征的检测方法是指利用驾驶人的眼动特性、头部运动特性等推断驾驶人的疲劳状态。 基于驾驶人生理反应特征的检测方法一般采用非接触式测量，对疲劳状态的识别精度和实用性上都较好。 (3) 基于驾驶人操作行为的检测方法 基于驾驶人操作行为的驾驶人疲劳状态识别技术，是指通过驾驶人的操作行为如方向盘操作等操作推断驾驶人
17、疲劳状态。 (4) 基于车辆行驶轨迹的检测方法 利用车辆行驶轨迹变化和车道线偏离等车辆行驶信息也可推测驾驶人的疲劳状态。这种方法和基于驾驶人操作行为的疲劳状态识别技术一样，都以车辆现有的装置为基础，不需添加过多的硬件设备，而且不会对驾驶人的正常驾驶造成干扰，因此具有很高的实用价值。日本三菱汽车公司开发了利用车辆横向位移量、驾驶人操作量等复合参数来识别驾驶人疲劳状态的方法，实验证明该方法的识别结果与利用驾驶人眨眼次数的识别结果基本一致。 3 2 国外发展现状 (1) 美国 Attention Technologies 公司推出的 Driver Fatigue Monitor（ DD850） 是一
18、款基于驾驶人生理反应特征的驾驶人疲劳监测预警产品，产品外形如图 1所示。该产品通过红外摄像头采集驾驶 人眼部信息，采用 PERCLOS 作为疲劳报警指标，可直接安装在仪表盘上，报警的敏感度和报警音量均可调节，目前已推广应用，但只有晚上才有效。 (2) 美国 Digital Installations 开发的 S.A.M.疲劳报警装置利用置于方向盘下方的磁性条检测方向盘转角，如图 2所示。如果一段时间内驾驶员没有对方向盘进行任何修正操作，则系统推断驾驶员进入疲劳状态，并触发报警。 (3) 英国的 ASTD (Advisory System for Tired Drivers) Driver Al
19、ert 装置综合考虑驾驶员 的睡眠信息、已完成的驾驶时长和类型，以及驾驶员的方向盘操作等各种因素判断驾驶人疲劳状态。装置运行前需要驾驶员输入自己过去 24小时的睡眠信息。当视觉报警到一定程度时，触发声音报警，建议驾驶员停车并休息。休息一段时间后，内置闹钟会叫醒驾驶员，并重置驾驶时间。 4 但是现有的驾驶人疲劳状态监测方法大都基于某一单项指标，虽然在限定条件下能够达到一定的精度，但在实际复杂多变的行车环境下，其准确性和可靠性上还存在问题，难以达到预期要求。针对这一问题，多源信息融合方法将成为一个发展方向。 1.3 设计思想及内容 综合以 上的疲劳检测方法及系统，因为其不准确、非车载、接触式、非实
20、时、成本高、体积大等缺点而无法适应简单易用的要求。所以寻求新的实现方法及实现平台来克服现存的缺点是十分必要的。 基于上面的考虑，决定进行基于 FPGA 的定时超时驾驶的提醒系统设计，用以满足简单易用、实时提醒。 5本设计选取的硬件实现平台是 FPGA的 EP2C5T144C8芯片， FPGA 作为现状数字电路中最具潜力的优势平台，利用其内部并行处理的特点，满足疲劳驾驶检测实时性的要求。 FPGA 集成度高，片上资源丰富，保证了产品的小型化，和基于 PC 等平台实现的方 法相比，采用 FPGA 单芯片控制的方案也大大降低了系统的硬件成本。 6在确定了硬件的实现平台后，选择在 FPGA上实现的检测
21、方法是决定整体方案是否可行的关键。 本设计分为 5 个模块来配合工作，分别为： (1) 电源模块 电源模块给整个系统供电； (2) 按键模块 按键模块为用户输入部分，主要作用是设定定时参数； (3) 主控制器模块 主控器模块以 FPGA 为核心，完成设定值寄存器和当前值寄存器的存储编程及比较输出的逻辑控制； (4) 显示模块 显示模块由数码管和 BCD 锁存 /7 段译码器 /驱动器 CD4511构成，用来显示用户的输入定时信息及剩余时间显示； (5) 输出控制模块 通过输出控制模块来驱动外部设备。 7 2 系统总体设计方案 2.1 系统设计主要目的 设计一个系统，定时提醒驾驶者已经驾驶了较长
22、时间或者较长距离，需要注意适度休息。以防止因为疲劳驾驶而引起的交通事故。 2.2 系统设计方案 系统设计要求合理选用可编程元件，设计里程或时间输入的输入方式，设定时间或里程后，通过合理的分频设计，减计数器元件的逻辑设计，使系统可靠稳定的实现减计数与减计数的显示结果输出，在达到设定值后，完成提醒输出设计。通 过本系统设计，提升系统分析设计能力，掌握完整的系统输入、输出、逻辑控制的设计过程。 综上述分析，如果使用纯硬件电路，那么硬件平台比较复杂，而且在实际电路中可能的一些干扰就会对整个系统的稳定性造成重大破坏，因此本系统的设计采用软硬件结合的方式进行设计，以下是系统的设计方案： 方案一 :单片机与
23、 FPGA 结合 。 单片机 用来 完成 用户输入和输出显示部分等。而用 FPGA 完成 倒计时模块及计时、定时数据比较输出报警模块。 这种方案结合了单片机和 FPGA 的长处 ，系统的扩展性得以较大的衍生。缺点是成本比较高，控制比较复杂。 8 方案 二 ： 纯 FPGA 模式。所有的输入、输出模块及数据处理部分全由 FPGA 来操控。 在设计周期之初不必为每个模块做出用硬件还是软件的选择。如果在设计中间阶段需要一些额外的性能，则可以利用 FPGA 中现有的硬件资源来加速软件代码中的瓶颈部分。这种方案的优点在于系统高度集成、结构紧凑、操作方便 。 基于以上分析，考虑到本系统较简单，我们选择方案
24、二。 2.3 系统总体设计 本设计以 FPGA 为核心， 根据时钟脉冲累积计时，时钟脉冲有 1ms、 10ms、100ms 等不同规格。因工作需要，定时器除了占有自己编号的存储器位外，还占有 一个设定值寄存器（字），一个当前值寄存器（字）。设定值寄存器（字）存储编程时赋值的计时时间设定值。当前值寄存器记录计时当前值。这些寄存器为16 位二进制存储器。其最大值乘以定时器的计时单位值即是定时器的最大计时范围值。定时器满足计时条件开始计时，当前值寄存器则开始计数，当当前值与设定值相等时定时器动作，起常开触点接通，常闭触点断开，并通过程序作用于控制对象，达到时间控制的目的。定时器相当于继电器电路中的时间继电器，可在程序中作延时控制。 系统通过 5 个模块来配合工作，分别为：电源模块、按键模块、主控制器模块、显 示模块和输出控制模块。系统框图如图 1-1所示： F P G A主 控 制 器显 示按 键 输 入电 源输 出 控 制图 2-1 系统框图
