1、 本科毕业设计 （ 20 届） 基于 FPGA 的频率计的设计 所在学院 专业班级 电子信息工程 学生姓名 学号 指导教师 职称 完成日期 年 月 摘 要 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重 要。数字频率计是数字电路的一个典型应用，由于硬件的关系，往往测量误差较大。论文介绍一种基于 VHDL 语言的 FPGA 技术的数字频率计，用十进制数码管显示被测信号的频率。 文章首先对频率进行简单介绍，分析频率计方案分析；然后对 VHDL 语言和 FPGA 的各种设计方案进行了分析与比较。最后确定用 FPGA 来做本文的
2、实验方案。文章又对各种测频率法进行了介绍，最后选择了直接测量频率法。第四章是文章重点，详细介绍了频率计的硬件设计和软件设计。文章的最后是对频率计的调试。 关键词： FPGA； VHDL； EDA； 频率计 Abstract In electronics, the frequency is one of the most basic parameters, and with many electrical parameters measurement program, measurement results are very closely related, so the frequency o
3、f measurement becomes even more important. Digital frequency meter is a digital circuit in a typical application, because of hardware, it will have a greater delay, The paper introduced that one frequency, based on VHDL language FPGA the technical digital frequency meter, measured the signal with th
4、e decimal base demonstrated. The article first introduces the frequency, described the significance research on this issue and the application background. And are introduce the VHDL language and FPGA on the basics, such as structural features, development process and development environment, and pro
5、pose the plan based on VHDL language FPGA. Divided the whole system into the frequency division, the counting, the lock the overall system to save, the decoding and the demonstration, the four modules, the paper elaborates in details for each module, on design concept, the key program process diagra
6、m and the essential simulation result, carries on jointing shake down testing to each module finally, it takes the DEII platform as the goal board to save, translation and downloading, success to realize the overall system, and surveyed the delay error less than 1Hz. Key Words: FPGA; VHDL; EDA; Freq
7、uency meter 目 录 1 引言 . 1 2 频率计方案分析 . 2 2.1 设计要求 . 2 2.2 方案分析 . 2 3 频率测量方法 . 4 3.1 直接测频法 . 4 3.2 直接测周期 . 4 3.3 等精度测量原理 . 5 4 频率计的硬件和软件设计 . 7 4.1 硬件系统原理图 . 7 4.1.1 放大电路 . 7 4.1.2 整形电路 . 8 4.2 软件设计的基本思想 . 8 4.3 各部分电路设计 . 9 4.3.1 分频率电路 . 9 4.3.2 测频控制电路 . 9 4.3.3 十进制计数器 . 10 4.3.4 锁存器 . 11 4.3.5 译码器 . 11
8、 4.4 顶层文件 . 12 5 数字频率计的调试 . 15 6 结论 . 16 致谢 . 17 参考文献 . 18 附录 1 系统整体图 . 19 附录 2 代码 . . .20 1 引言 电子计数器（测量频率仪器）于 20 世纪 50 年代初期问世，它是出现最早，发展最快的一类数字式仪器。今天的电子计数器与初期相比，面貌已焕然一新。就功能而言，早已冲破了初期只能测量频率的范围，成为一机多能的仪器；就其所采用的元件而言，不但早已晶体管化，并且已经大量采用集成电路，特别是近几年来采用了大规模集成电路，使仪器在小型化，耗电，可靠性各方面都有了很大的改善。目前，电子计数器已经完全取代了模拟式频率测
9、量仪器。电子计数器分为四大类：通用 计数器，频率计数器，时间计数器，特种计数器。通用计数器是具有多种测量功能，可以测量频率，周期，多周期平均，时间间隔等等功能，配上传感器，还可以测量长度，位移，重量，压力，温度等等。频率计数器是专门用来测量高频和微波频率的计数器，功能只有测频率和计数，频率范围很宽。时间计数器是以时间测量为基础的计数器，测量的准确度很高。特种计数器具有特种功能 1。 随着现代科学技术的发展，频率及时间的测量以及它们的控制技术在科学技术各领域，特别是在计量学、电子技术、信息科学、通信、天文和电子仪器等领域占有越来越重要的地位。 从国际发展的趋势上看，频率标准的准确度和稳定度提高得
10、非常快，几乎是每隔 6至 8 年就提高一个数量级。本文采用 VHDL来设计频率计。 VHDL（ Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于 1982 年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为 IEEE（ The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言 。相比传统的电路系统的设计方法， VHDL 具有多层次描述系统硬件功能的能力，支持自顶向下（ Top to Down）
11、和基于库（ LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用 VHDL 对电路的行为进行描述，并进行仿真和纠错 。 2 2 频率计方案分析 2.1 设计要求 本设计一种基于 VHDL语言的 FPGA技术的数字频率计，用十进制数码管显示被测信号的频率。 主要内容： 设计一个基于可编程逻辑实现的简易数字频率计。 基本要求 ： 1、建议选用 Altera公司的 DEII硬件平台 ,选用 QUARTUSII为集成开发环境。 2、要求实现整个系统的设计。 3、对信号发生器输入的信号能显示测得的频率。 4、精确到个
12、位。 2.2 方案分析 方案一：系统测频部分采用中小规模数字集成电路，用机械式功能转换开关换档，完成测频率功能。该方案的特点是中小规模集成数字电路应用技术成熟，能可靠的完成频率计的基本功能，但由于系统功能要求较高，所以电路过于复杂。而且多量程换档开关使用不便。此方案对输入信号作分频整形处理后，再与 1 秒脉宽带信号共同输入与非门，其输 出作为计数脉冲，由计数器计数，然后锁存、译码输出到数码管显示。 3原理框图如图 2-1 所示 。 图 2-1 中小规模数字集成电路方案框图 方案二：采用测频集成芯片，这类芯片很多，如 5G722B 是采用 CMOS 大规模集成电路工艺制做的单片电子计数器芯片。它
13、只需外接几个元器件就构成一台体积小、成本低的多功能通用计数器。仅要求 5V 直流电源供电，使用非常方便。但不能扩展功能，和提高精度。 方案三：采用单片机，将欲测量的输入信号（ 1Hz 10MHz）进行放大、整形和分频处理，利用单片机进行频率、周期的测量和计算处理， 运算结果并行输出到数码显示。如图 2-2 所示，利用定时器计时一段时间，这段时间内对外加信号进行计数，实现用计数法测量频率。但如果要提高精度，必须要改变电路，相对比较繁琐。 图 2-2 基于单片机方案框图 方案四： 随着电子技术的高速发展 ,采用先进的复杂可编程逻辑器件代传统的标准集成电路、接口电路已成为电子技术发展的必然趋势。复杂
14、可编程逻辑器件由于采用连续连接结构 ,易于预测延时 ,从而使电路仿真更加准确 ,可用于各种数字逻辑系统的设计，灵活运用复杂可编程逻辑器件高速、高可靠性以及可编程性强等特点 ,可有效 地突破传统的电子系统中由来已久的设计瓶颈。若用复杂可编程逻辑器件作频率计数字电路的核心部件 ,则可简化这种频率计的硬件电路、提高系统的工作速度和节约设计与制造成本。同时搭电路和逻辑功能的调试可被 EDA 仿真取代，这样做，又可以节省时间。 4 显然方案二，三要比方案一简洁、新颖，但从系统设计的指标要求上看，可以实现频率的测量，但由于使用的是计数法测量频率，在频率较低时会产生较大的误差，方案四利用 FPGA，相对比较
15、简单，通过代码可以容易实现所要求得功能。因此选用方案四作为具体实施的方案。 放大整形 主控 AT89S51 键盘 数码管 3 频率测量方法 常 见的测量频率原理有直接测频法、直接测周法、等精度测量法 , 组合测频、倍频法和分频法等。 3.1 直接测频法 直接测频法是把被测频率信号经脉冲形成电路后加到闸门的一个输入端 ,只有在闸门开通时间内 ,被计数的脉冲才被送到十进制计数器进行计数，设计数器的值为 N。由频率定义式可以计算得到被测信号频率 f=N/T。 设计时通过晶振和分频器的配合，可以获得 0.1s、 1s 等闸门时间。 5 该测量在低频段的相对测量误差较大，不太理想。 直接测频的原理方框图
16、如图 3-1所示。 放大、整形主门1 0计数显示NTs晶振 分频器0 .1 s1s1 0 s信号输入放大、整形主门计数显示晶振 分频器信号输入图 3-1 直接测频法原理图 由上式可知，当闸门时间 T为 1s 时， N值即为被测信号的频率。计数式直接测频方法由于主门的开启时间与被测信号之间不同步，而使计数器值 N带有 1 量化误差，且当被测信号频率越低时，该量化误差的影响越大。 3.2 直接测周期 直接周期测量法 4是用被测周期信号直接控制计数门控电路，使主门开放时间等于 TX，时标为 TS的脉冲在主门开放时间进入计数器。设在 TX 期间计数值为 N，可以根据 TX=N*TS来算得被测信号周期。
17、与直接测频法相似，经误差分析，用该测量法测量时，被测信号的周期越短，测量误差越大。也就是说，直接周期测量法在高频段时误差较大，但同样可 以在高频段采用直接测频法来提高测量精度。 与直接测频方法类似，由于 Tx 和 TS之间也不是同步的，所以计数值 N也带有 1量化误差。 分析表明，时标 TS固定是，与测频率相反，测量周期的误差随被测信号的频率升高而增大。 6 3.3 等精度测量原理 与直接测量法相比，等精度测量法的优点是，可在整个测频范围内获得同样高的测试精度，原理如图 3-3所示，其工作原理时间波形图如 3-4所示。 预设阀门 D QC放大整形阀门 A时钟发生器阀门 B计数器 A计数器 B运
18、算电路 显示器同步电路同步后的闸门脉冲 U0事件计数器时间计数器fcfx信号输入预设阀门放大整形阀门时钟发生器阀门计数器计数器运算电路 显示器同步电路同步后的闸门脉冲事件计数器时间计数器信号输入图 3-3 等精度原理图 fx 为输入信号频率， fc 为时钟脉冲的频率。 A、 B 两个计数器在同一闸门时间 T内分别对 fx 和 fc进行计数。计数 器 A 的计数值 NA=fxT，计数器 B的计数值为 NB=fcT。由于 NA/fx=NB/fc=T,则被测频率 fx 和周期 Tx 分别为： TNfNNf AcBAx (3.5) cABx TNNT (3.6) 式（ 3.5）中 T=Nb/fc，为时
19、钟的周期。 图 3-3 中的同步电路（ D 触发器）的作用在于使计数闸门信号与被测信号同步，实现同步开门，并且开门时间 T 准确 地等于被测信号周期的整数倍，故式（ 3.5）、式（ 3.6）中的计数值 Na 没有 1 量化误差，计数值 Nb 虽然有 1量化误差，但由于 fc很高， Nb 1,所以 Nb 的 1量化误差的相对值为（ 1/Nb）很小，且该误差与被测频率 fx 无关。 预置闸门脉冲 P输入信号放大整形后 fx同步后的闸门 U计数器 A 计数 Na时钟信号 Fc计数器 B 的计数 NbT图 3-4 等精度原理波形图 图 3-3 中的预置闸门脉冲相当于普通计数器的闸门时间脉冲，通常有 10s，1s， 0.1s 等值，在倒数计数器中该阀门被同步化闸门 T取代，从而使 A 计数器消除了 1 量化误差，这正是它能够获得很高的等精度测量效果的关键所在。 通过三种方法介绍，直接测量频率一般用于 高频率，误差为 1；直接测量周期方法一般用于低频率，误差也为 1；等精度测量方法用于所有频率方法，精度是最高的。但在本设计中由于做的是简易频率计，所以采用直接测量频率方法。
