1、 本科毕业设计 （ 20 届） 基于 FPGA 的正交信号发生器设计 所在学院 专业班级 电子信息工程 学生姓名 学号 指导教师 职称 完成日期 年 月 - 1 - 摘 要 正交信号发生器可输出两个相位差为 90 度的正弦信号，即一个是正弦信号，另一个是余弦信号 ， 它是电子技术领域中最基本的电 路模块，广泛应用于通信系统、电子对抗、电子测量、科研教学等领域。随着电子信息技术的发展，对其性能要求也越高，如要求频率及相位可灵活调整且分辫率高，能够实现频率及相位的快速切换 。 常用的正交信号发生器设计主要有基于单片机和采用专用芯片等两种。基于AT89C52单片机的设计，可以通过设置频率 ,利用定时
2、器的定时功能和输出方式生产频率信号。该波形发生器的频率和相位精度能满足一般实验和科研的要求。采用专用芯片 MAX038实现只需经过简单修改 ,可用于各种测量仪表中。 本设计采用 FPGA 技术实现。首先根据 DDS 原理， 在 DSP Builder 平台上进行设计 DDS 建模，并仿真验证设计的正确性。然后设计实现两路正交信号，建模、仿真。将正确模型进行综合、适配和转换，生成 QUARTUS II 下的工程。对该工程进行最终的行为级仿真和编译，即可下载至目标板。论文详细记录了设计过程 。还记录和整理了在设计与调试中出现的问题，并给出笔者的分析。 关键词： 信号发生器 ;FPGA； DDS;
3、DSP Builder - 2 - Abstract Quadrature signal generator can output two phase sinusoidal signal is 90 degrees, which one is the sinusoidal signal, the other is the cosine signal.It is the most basic electronic technology circuit module ,which is widely used in communications systems, electronic counte
4、rmeasures, electronic measurement, research and teaching areas.With the development of electronic information technology, its performance requirements get higher, such as requiring the flexibility to adjust the frequency and phase, and sub-braided should be high, which can achieve fast switching fre
5、quency and phase. Single chip and two dedicated chips are commonly used to design a sorthogonal signal generator.You can set the frequency,use the timing functions and the output produced of timer frequency signal based on the AT89C52 microcontroller.The frequency and phase accuracy of the waveform
6、generator can meet the general requirements of experiments and research.After a simple modification,it can be used in a variety of measuring instruments achieved using a dedicated chip MAX038. This design uses FPGA technology.First of all,based on the principle of the DDS,design a DDS model in a DSP
7、 Builder platform.Then you ues the simulation to verify the correctness of the design.Second,you design a generaor to achieve two orthogonal signals,modeling,simulation.then you can integrate,adaptate and transformate the correct model, generated the project under QUARTUS II.Finally,you do the behav
8、ior level simulation and compiled of the project,then download to the target board.The paper also records and put together in the design and debugging problems, and presents the analysis of the author. Key words: Generator ; FPGA;DDS;DSP Builder - 3 - 目 录 1 引言 . - 1 - 1 1 课题背景和意义 . - 1 - 1 2 论文的内容与组
9、织结构 . 1 2 DDS 技术概述 . - 3 - 3 FPGA 概述 . - 5 - 4 基于 DSP BUILDER 的正交信号发生器设计 . 7 4.1 DSP 设计平台综述 .7 4.2 DSP Builder 设计流程 . 7 4.3 正交信号发生器的设计 .9 4.3.1 基于 DSP Builder 的 DDS 设计 .9 4.3.2 正交信号发生器的建模 . 10 4.3.3 基于 FPGA 的设计和实现 . 15 5 正交信号发生器的设计与仿真 . 18 6 设计总结 . 21 致 谢 . 22 参考文献 . 23 - - 1 - - 1 引言 1 1 课题背景和意义 正交
10、信号发生器是电子技术领域中最基本的电路模块，广泛应用于通信系统、电子对抗、电子测量、科研教学等领域，随着电子信息技术的发展，对其性能要求也越高，如要求频率及相位可灵活调整且分辫率高，能够实现频率及相位的快速切换。故采用基于 FPGA 的 DDFS（直接数字频率合成）技术设计出两路幅度、频率及相位均可预置且方便可调的 正交信号。 由于正交方波信号较易得到，所以工程人员进行相关检测时所采用的正交信号源通常为方波信号。 1但通过对方波信号作傅立叶分析可知，这种信号含有丰富的谐波分量，严重影响相关检测中的接收精度及检测灵敏度。采用可控的正、余弦波作正交信号，就可以有效地避免谐波问题。 现在实现正交信号
11、发生器的方法有很多。基于嵌入 DDS 技术的 FPGA 实现方法，只需先在 FPGA 芯片上实现信号的产生和调制，继而改变某些存储信息，就可达到改变输出信号，开发周期短且可方便地修改技术参数。此外，在 DSP Builder 平台上进行设计，可 以解决系统级的算法问题，并可直接在 Simulink 中进行修改。基于 FGPA 芯片的嵌入式 DDS 信号发生器实现，大大减少了开发成本。而专用的 DDS 芯片生产成本高，工作消耗功率大。因此 ,采用 FPGA 设计的 DDS 信号源具有较好的性价比。基于 DDS 技术实现的正交信号发生器是目前该技术的主流 。 2 1 2 论文的内容与组织结构 本次
12、论文主要做了以下工作： 1.熟悉 DSP Builder 平台，熟悉基于 DSP Builder 的一般设计流程； 2.了解与熟悉 DDS 原理，查阅相关的基于 FPGA 实现的 DDS 原理，完成基于 DSP Builder 的 DDS 设计； 3.查阅信号调制原理理论内容，熟悉正交信号发生器的 FPGA 实现原理和框架，在 DSP Builder 实现，观察仿真波形，分析验证其正确性； - - 2 - - 4.对设计与调试过程中出现的问题进行整理和分析。 本文一共有六章，第一章为引言，简述了本课题的相关背景和论文的组织结构；第二章介绍了 DDS 直接数字频率合成技术的原理；第三章简单介绍了
13、FPGA；第四章为本设计的仿真与调试及其验证；第五章简述了设计过程中遇到的困难和解决过程。 - - 3 - - 2 DDS 技术概述 直接数字频率合成技术 （ Direct Digital Frequency Synthesis，简称 DDS 技术）是一种从相位概念出发直接合成所需波形的一种新的全数字频率合成技术， 主要由相位累加器、正弦波形表、 D/A 转换器、低通滤波器组成。它具有频率转换速度快、相位噪声低、频率分辨率极高、体积小、重量轻等优点。其缺点是工作频段较低、频段较窄，不能直接用于宽带微波频段，通常用于产生基带信号 3。 图 2-1 DDS 基本原理框架图 图 2-1 所示为 DD
14、S 原理框图。 DDS 的基本原理是根据奈奎斯特采样定理，从连续信号的相位出发将一个信 号取样、量化、编码，将采样值数字化后存入存储器作为查找表，然后通过查找表读出数据，经过 D/A 转化器转化成模拟量，将存入的波形重新合成输出 4。 其中， K 为频率控制字， 错误 !未找到引用源。 为 参考时钟频率， N 为相位转化器的字长， M 为 ROM 数据位以及 D/A 转化器的字长 5。 对于每一个时钟脉冲 错误 !未找到引用源。 ， 根据频率字输入 K 的改变，相位累加器的字长 M 可以直接影响频率分辨率，经过相位累加器或者是查询表格可以得到不同频率的波形；在相位累加器后加入相位加法器后，可以
15、通过改变相位字输入来控制输出信号的 相位，这样输出的信号就可以产生不同的相移，而对应的输出就会得到不同相位的波形；如果将相位加法器换成相位乘法器后，就可以通过控制数据位宽 N 来改变输出波形的幅度。这样的设计，就可以根据用户的不同需求，来完全实现通用函数信号发生器的设计 6。 - - 4 - - 在实际应用过程中，通过改变读取 ROM 的地址数目来改变输出频率。输出频率的一般表达式为： 错误 ! 未 找 到 引 用 源 。 (2-1) 在系统时钟 错误 !未找到引用源。 的控制下，相位累加器输出较大的二进制码时会依次读取全部地址中的相位点，此时输出的频率则为最低频率。 7若每隔一个相位点读取一
16、次数值，则输出的频率就会提高一倍；若每隔两个相位点读取一次数值，则输出的频率就会提高两倍。如果在整个周期中只有两个取样点，那输出频率为最高。为了得到更好的波形，一般在设计过程中都会采用的最高频率小于时钟频率的 1/3。因此，在设计过程中，只需要改变数据位宽 N的值就可以简单设定得到波形所需的频率值，且频率的准确度和时钟的准确度为同一数量级 8。 - - 5 - - 3 FPGA 概述 FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、 GAL、 EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ ASI
17、C）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 它 是由存放在片内 RAM 中的程序来设置其工作状态，因此工作时需要对片内的 RAM 进行编程。 9用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA 芯片将 EEPROM 中数据读入片内编 程 RAM 中配置， FPGA 进入工作状态 。掉电后， FPGA 恢复成白片，内部逻辑关系消失 。 因此， FPGA 能够反复使用。 FPGA 的编程无须专用的 FPGA 编程器 ，只须用通用的EEPROM、 PROM 编程器即可。当需要修改 FPGA 功能时，只需换一片EEPROM 即
18、可。因此 ， FPGA 的使用非常灵活。 FPGA 内部 采用逻辑单元阵列 LCA（ Logic Cell Array），包括可配置逻辑模块 CLB（ Configurable Logic Block）、输出输入模块 IOB（ Input Output Block）和内部连线（ Interconnect）三个部分 。 具有如下特点： 1） 采用 FPGA 设计 ASIC 电路 (专用集成电路 )，用户不需要投片生产，就能得到合用的芯片。 2） FPGA 可做其它全定制或半定制 ASIC 电路的中试样 片。 3） FPGA 内部有丰富的触发器和 I O 引脚。 4） FPGA 是 ASIC 电路
19、中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、 TTL 电平兼容。 Altera 是目前最大的 FPGA 生产厂商。其 主流 FPGA 分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如 Cyclone，CycloneII；还有一种侧重于高性能应用，容量大，性能能满足各类高端应用，如 Startix， StratixII 等，用户可以根据自己实际 应用要求进行选择。在性能可以满足的情况下，优先选择低成本器件。 QUARTUS II 是 Altera 公司的集成开发环境。图 3-1 所示为 QUARTUS II- - 6 - - 的设计开发流程。 设计输入 编 译 在系统测试 编 程 修改设计 仿真与定时分析 图 3-1 设计流程
