1、毕业设计任务书 通信工程 基于 VHDL 的帧同步系统的设计 一、主要任务与目标： 用 VHDL语言编程实现帧同步提取电路，完成具有提取帧同步信号功能的电路模块。 二、主要内容与基本要求： (1)了解 EDA/VHDL语言的应用背景； (2)了解同步在通信中的重要地位，掌握帧同步电路的实现方法； (2)掌握 VHDL语言的编程方法，用其实现帧同步提取电路； (3)在 Maxplus /QuatusII中进行仿真，验证设计程序的正确性； (4)将验证后的程序下载到通信原理二次开发模块上进行实测，并作可靠性分析 (5)提出改进方案 三、计划进度： 毕业设计期限：自 2010年 10月 18日 至
2、2011年 4月 22日。 第一阶段（ 4周）：分析任务，收集资料，总体方案设计，完成文献综述、外文翻译、开题报告。 第 二阶段（ 4周）：设计编程仿真，撰写设计报告与论文。 第三阶段（ 2周）：完善设计作品，论文修改。 四、主要参考文献： 1任勇峰，庄新敏 .VHDL与硬件实现速成 M.北京 :国防工业出版社， 2005，7. 2段吉海等 .基于 CPLD/FPGA的数字通信系统建模与设计 M.北京 : 电子工业出版社 , 2004， 8. 3朱剑平等基于 FPGA 的 PCM 帧同步检测及告警电路的设计 J光通信研究， 2008， 2： 1113. 4滕哲欢 .基于 FPGA的帧同步机设计与实现 J.2008， 4： 176178. 5JIANG Feng.OFDM frame synchronization based on energy difference of the received preambleJ.2007， 3： 9699. 6Mark Zwolinski .Digital System Design with VHDLM.北京：电子工业出版社 2004， 8.
