1、本科毕业设计（论文）任务书 电子信息工程 基于 DSP BUILDER 的数字陷波器设计 一、主要任务与目标： 采用 IIR数字滤波器结构，并利用 DSP Builder建立陷波器的模型设计，并在DSP Builder平台上完成仿真和编译，实现滤除干扰噪声的功能。滤波器技术指标：噪声干扰频率 100Hz， 3dB带边频率为 95z 和 105Hz ，阻带衰减不小于 30dB。 二、主要内容与基本要求： 采用 IIR数字滤波器结构，并利用 DSP Builder建立陷波器的模型设计，并在DSP Builder平台上完成仿真和编译，实现滤除干扰噪声的功能。滤波器技术指标：噪声干扰频率 100Hz，
2、 3dB带边频率为 95z 和 105Hz ，阻带衰减不小于 30dB。 三、计划进度： 毕业设计期限：自 2010年 10月 20至 2011年 4月 20日。 第一阶段（ 4周）：分析任务，阅读相关文献资料，设计本模块总体方案，完成开题报告、文献综述、外文翻译。 第二阶段（ 4周）：设计与写论文，硬件电路与软件程序设计，撰写设计论文。 第三阶段（ 2周）：设计作品完善，论文修改。 四、主要参考文献： 1赖昭胜 .基于 DSP BUILDER的 DDFS实现及其应用 J.微计算机信息 ,2006,22:11-13. 2 孙耀奇 ,高火涛 ,熊超 ,等 . 基于 Matlab 和 FPGA 的 FIR 数字滤波器设计及实现 J . 现代电术子技 ,2008 ,274 (11) :89292 3 张海军 . 基于 FPGA 的 16 阶 FIR 滤波器的设计与实现 J . 安徽大学学报 :自然科学版 ,2009 ,33 (1) :62265. 4 周润景，图雅，张丽敏基于 Quartus 的 FPGA/CPLD 数字系统设计实例 M. 北京：电子工业出版社 2007： 329.
