1、本科毕业设计（论文）任务书 电子信息工程 基于 FPGA 的频率计的设计 一、主要任务与目标： 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频 率的测量就显得更为重要。数字频率计是数字电路的一个典型应用，由于硬件的关系，往往测量误差较大。本设计一种基于 VHDL语言的 FPGA技术的数字频率计，用十进制数码管显示被测信号的频率。 二、主要内容与基本要求： 主要内容： 设计一个基于可编程逻辑实现的简易数字频率计。 基本要求： 1、建议选用 Altera公司的 DEII硬件平台 ,选用 QUARTUSII为集成开发环境。 2、要求实现整个系统的
2、设计。 3、对信号发生器输入的信号能显示测得的频率。 4、精确到个位。 三、计划进度： 毕业设计期限：自 2010年 10月 1至 2011年 4月 20日。 第一阶段（ 4周）：分析任务，设计系统总体方案，完成开题报告、文献综述、外文翻译。 第二阶段（ 4周）：设计与写论文，软件程序设计，撰写设计报告与论文。 第三阶段（ 2周）：设计作品完善，论文修改。 四、主要参考文献： 1 汉泽西 .EDA技术及其应用 M.北京 :北京航空航天大学出版社 ,2004,5. 2 潘松 ,黄继业 ,曾毓 .SOPC技术实用教程 .北京 :清华大学出版社 ,2005,3. 3 褚振勇 , 翁木云 .FPGA设计及应用 M.西安 :西安电子科技大学出版社 ,2002,7. 4 曾永西 .基于 Quartus II的两种数字频率计的设计与比较 J.福建电脑 .2008， (6):168 169. 5 侯聪玲 ,赵文龙 .基于 EDA技术的数字频率计的设计 J. 现代电子技 , 2009,11,(11):98-100.
