本科毕业设计（论文）任务书 电子信息工程 基于 FPGA 的正交信号发生器设计 一、主要任务与目标： 本课题要求设计一正交信号产生器。 二、主要内容与基本要求： 利用 FPGA的 DSP BUILDER对基本的 DDS技术进行建模实现，然后实现正交信号，用 QUARTUS II进行功能仿真和时序仿真。要求如下： 1、正交信号的相位和频率均可调； 2、分辨率 3、输出信号的范围为： 三、计划进度： 毕业设计期限：自 2010年 10月 20至 2011年 4月 20日。 第一阶段（ 4周）：分析任务，设计系统总体方案，完成开题报告、文献综述、外文翻译。 第二阶段（ 4周）：设计与写论文，软件程序设计，撰写设计报告与论文。 第三阶段（ 2周）：设计作品完善，论文修改。 四、主要参考文献： 1赖昭胜 .基 于 DSP BUILDER的 DDFS实现及其应用 J.微计算机信息 ,2006,22:11-13. 2潘松 ,黄继业 ,王国栋 .现代 DSP技术 M.西安 :西安电子科技大学出版社 ,2004. 3邵杰 ,叶宁 .最优正交信号分解的 FPGA实现 J.数据采集与处理 ,2005,3. 4马胜前 .正交信号发生器的设计与实现 J.西安师范大学党报 ,2006,6. 5徐媛媛 ,吴援明 .基于 AD9858的宽带正交信号产生技术的研究 J.现代电子技术 ,2007,7.
