1、16.3 触发器组合逻辑电路的输出状态只取决于当时的输入状态，而时序逻辑电路有两个互补输出端，其输出状态不仅取决于当时的输入状态，还与电路的原来状态有关，这说明时序逻辑电路具有记忆功能。在数字电路中，既有能够进行逻辑运算和算术运算的组合逻辑电路，也需要具有记忆功能的时序逻辑电路。组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器。触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0 状态和 1 态；在不同的输入情况下，它可以被置成 0 状态或 1 状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆 1 位二值信号。6.3.1 触发器的基本特性和作用1、
2、基本特性有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。2、触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。3、触发器的类型 触发器按其稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器（多谐振荡器）等。如无特殊说明，平常所指的触发器就是双稳态触发器。双稳态触发器按其逻辑功能可分为：RS 触
3、发器、 D 触发器、JK 触发器、T 触发器、T触发器等；按其结构可分为：基本触发器、同步触发器、主从触发器、边沿触发器和维持阻塞型触发器等。6.3.2 RS 触发器21、基本 RS 触发器信号输出端，Q =0、 的状态称 0 状态，Q=1、 的状态称 1 状态，信号10输入端，低电平有效。图 6-3-1 基本 RS 触发器及逻辑符号工作原理： 、 。由于 ，不论 Q 为 0 还是 1，都有 ；再由 、0DR1S0DR1Q1DS可得 。即不论触发器原来处于什么状态都将变成 0 状态，这种情况称将触发1Q器置 0 或复位。由于是在 端加输入信号（负脉冲）将触发器置 0，所以把 端称为R触发器的置
4、 0 端或复位端。 、 。由于 ，不论 为 0 还是 1，都有 ；再由 、1DRS0DSQ1Q1D可得 。即不论触发器原来处于什么状态都将变成 1 状态，这种情况称将触发Q器置 1 或置位。由于是在 端加输入信号（负脉冲）将触发器置 1，所以把 端称为S触发器的置 1 端或置位端。 、 。根据与非门的逻辑功能不难推知，当 、 时，触发器DRS DR保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 、 。这种情况下两个与非门的输出端 Q 和 全为 1，不符合触发器0DRS的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的 0 信号同时撤除后，将不能确定触发
5、器是处于 1 状态还是 0 状态。所以触发器不允许出现这种情况，这就是基本 RS 触发器的约束条件。表 6-3-1 基本 RS 触发器的逻辑功能表& & Q Q Q Q (a) 电 路 组 成 (b) 逻 辑 符 号 SD RD SD RD DR S Q 功 能 0 0 0 1 1 0 1 1 不 定 0 1 不 变 不 允 许 置 0 置 1 保 持 3基本 RS 触发器的特点：触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。在外加触发信号有效时，电路可以触发翻转，实现置 0 或置 1。在稳定状态下两个输出端
6、的状态 Q 和 必须是互补关系，即有约束条件。2、同步 RS 触发器图 6-3-2 同步 RS 触发器及逻辑符号基本 RS 触发器属于异步或无时钟触发器，它的特点是：只要输入信号发生变化，触发器的状态就会立即发生变化。在实际使用中，常常要求系统中的各触发器按一定的时间节拍同时触发翻转，即受时钟脉冲 C 的控制。电路结构与工作原理图 6-3-2 (a)、 (b)分别为同步 RS 触发器的逻辑图和逻辑符号。它是在基本 RS 触发器前加入了一个由控制门 G3、G 4 构成的导引电路。其中 C 是时钟脉冲。控制端 R、S为信号输入端。 、 是直接复位端和直接置位端，它们不受时钟脉冲及 G3、G 4 门
7、DRS的控制，一般在工作之初，首先使触发器处于某一给定状态，在工作过程中 、D处于“1”态。DS由图 6-3-2(a)可知，当 C=0，G 3、G 4 门被封锁，输入信号 R、S 不起作用，G 3、G 4门输出均为 1。又因 、 ，输出不变，即 Qn+l=Qn，其中 Qn 表示时钟正脉冲1RDS到来之前的状态称为现态，Q n+1 表示时钟脉冲到来之后的状态，称为次态。C=l，G 3、G 4 门打开，输入信号 R、S 起作用，经与非门 G3、G 4 将 RS 端的信号传送到基本 RS 触发器的输入端，触发器触发翻转。由于当 R=S=1 时，触发器为不定状态，因此在实际使用中应当避免出现这种情况。
8、用类似于基本 RS 触发器的分析，可得其功能如表 6-3-2。 表 6-3-2 同步 RS 触发器的逻辑功能表Q Q SD RD G1 G2 G3 G4 & S C R (a) 电 路 构 成 Q Q (b) 逻 辑 符 号 & & & SD S C R RD C R S Qn+1 功 能 0 Qn 保 持 1 1 1 1 0 0 0 1 1 0 1 1 Qn 1 0 不 定 保 持 置 1 置 0 不 允 许 4在数字电路中，凡根据输入信号 R、S 情况的不同，具有置 0、置 1 和保持功能的电路，都称为 RS 触发器。主要特点：时钟电平控制。在 C1 期间接收输入信号，C0 时状态保持不变
9、，与基本 RS触发器相比，对触发器状态的转变增加了时间控制。R、S 之间有约束。不允许出现 R 和 S 同时为 1 的情况，否则会使触发器处于不确定的状态。例 6-3-1 设同步 RS 触发器的现态为 0 状态，即 Q=0、 =1，输入信号 R、S 的波形已知，如图 6-3-3 所示，试画出输出端 Q 的波形。解：第 1 个时钟脉冲 C 到来时，R=0、S=0 ，所以触发器保持原来状态 Q=0；第 2个时钟脉冲 C 到来时，R=0 、S=1，触发器状态翻转为 1；第 3 个时钟脉冲 C 到来时，R=1、S=0 ，触发器状态翻转为 0；第 4 个时钟脉冲 C 到来时，R=1、S=1，触发器被强制
10、为 Q= =1；第 4 个时钟脉冲 C 作用之后，触发器的状态可能为 0，也可能为 1。如图 6-3-3 所示。图中虚线表示此时状态不定。图 6-3-3 同步 RS 触发器波形图3、计数式 RS 触发器图 6-3-4 计数式 RS 触发器设触发器的初始状态为 0。根据同步 RS 触发器的逻辑功能可知，第 1 个时钟脉冲C 到来时，因 R=Q=0、 ，所以触发器状态翻转为 1，即 R=Q=1、 ；1S 0S第 2 个时钟脉冲 C 到来时，触发器状态翻转为 0，即 R=Q=0、 。由此可见， C R S Q 1 2 3 4 Q Q S C R 5每输入一个时钟脉冲 C，触发器状态翻转一次，故称为计
11、数式 RS 触发器，计数式触发器常用来累计时钟脉冲 C 的个数。6.3.3 D 触发器1、同步 D 触发器图 6-3-5 同步 D 触发器C=0 时触发器状态保持不变。C=1 时，根据同步 RS 触发器的逻辑功能可知，如果D=0，则 ， S= D=0， 触发器置 0；如果 D=1，则 ， S= D=1， 触发器1R 0R置 1。（ （C=1 期间有效）图 6-3-6 同步 D 触发器波形图在数字电路中，凡在 C 时钟脉冲控制下，根据输入信号 D 情况的不同，具有置0、置 1 功能的电路，都称为 D 触发器。2、维持阻塞 D 触发器图 6-3-7 维持阻塞 D 触发器的构成D=0。 当 C=0
12、时，G 3、 G4 和 G6 的输出均为 1， G5 输出为 0，触发器的状态不变。当 C 从 0 上跳为 1，即 C=1 时，G 3、G 5 和 G6 的输出不变，G 4 输出由 1 变为 0，这个负脉冲一方面使基本 RS 触发器置 0，同时反馈到 G6 的输入端，使在 C=1 期间不论输G3 G4G1 G2S RDG1 G2CQ Q(a) D触 发 器 的 构 成1DD CQ Q(c) 逻 辑 符 号CG3 G4& &Q Q(b) D触 发 器 的 简 化 电 路S R& & &Qn1C D Q Q SD D C & & & & & & RD Q Q G1 G2 G3 G4 G6 G5 1
13、 2 3 4 56入信号 D 作如何变化，触发器保持 0 状态不变，即不会发生空翻现象。D=1。当 C=0 时，G 3 和 G4 的输出为 1，G 6 的输出为 0，G 5 的输出为 1，触发器的状态不变。当 C=1 时，G 3 的输出由 1 变为 0，这个负脉冲一方面使基本 RS 触发器置 1，同时反馈到 G4 和 G5 的输入端，使在 C=1 期间不论输入信号 D 作如何变化，只能改变 G6 的输出状态，而其他门均保持不变，即触发器保持 1 状态不变。维持阻塞 D 触发器具有在时钟脉冲上升沿触发的持点，其逻辑功能为：输出端 Q的状态随着输入端 D 的状态而变化，但总比输入端状态的变化晚一步
14、，即某个时钟脉冲来到之后 Q 的状态和该脉冲来到之前 D 的状态一样。即有：Qn+1=D C上升沿时刻有效上升沿时刻有效图 6-3-8 维持阻塞 D 触发器图的逻辑符号 图 6-3-9 维持阻塞 D 触发器的波形图6.3.4 主从 JK 触发器图 6-3-10 主从 JK 触发器及其逻辑符号工作原理：(1)接收输入信号的过程。C=1 时，主触发器被打开，可以接收输入信号 J、K ，其输出状态由输入信号的状态决定。但由于 ，从触发器被封锁，无论主触发器的输出状态如何变化，对从触0C发器均无影响，即触发器的输出状态保持不变。(2)输出信号过程当 C 下降沿到来时，即 C 由 1 变为 0 时，主触
15、发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在 C=1 期间接收的内容被存储起来。同时，由于 由 0C变为 1，从触发器被打开，可以接收由主触发器送来的信号，其输出状态由主触发器的Q Q SD D C RD C D Q 1 2 3 4 SD & & (a) 电 路 Q Q (b) 逻 辑 符 号 SD J C K RD S2 Q2 C2 R2 Q2 从触发器S1 Q1 C1 R1 Q1 主触发器1 J C K RD Q Q 7输出状态决定。在 C=0 期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即 Q、 的值当然不可能改变。主从 JK 触发器的输出状态取决于 C
16、下降沿到来时刻输入信号 J、K 的状态，避免了空翻现象的发生。(3)逻辑功能分析：J=0 、 K=0。设触发器的初始状态为 0，此时主触发器的R1=KQ=0、 ，在 C=1 时主触发器保持 0 状态不变；当 C 从 1 变 0 时，由于01QJS从触发器的 R2=1、 S2=0，也保持为 0 状态不变。如果触发器的初始状态为 1，当 C 从1 变 0 时，触发器则保持 1 状态不变。可见不论触发器原来的状态如何，当 J=K=0 时，触发器的状态均保持不变。即 。nQ1J=0 、 K=1。设触发器的初始状态为 0，此时主触发器的 R1=0、 S1=0，在 C=1 时主触发器保持 0 状态不变；当
17、 C 从 1 变 0 时，由于从触发器的 R2=1、 S2=0，也保持为0 状态不变。如果触发器的初始状态为 1，则由于 R1=1、 S1=0，在 C=1 时将主触发器翻转为 0 状态；当 C 从 1 变 0 时，从触发器状态也翻转为 0 状态。可见不论触发器原来的状态如何，当 J=0、 K=1 时，输入时钟脉冲 C 后，触发器的状态均为 0 状态。即。1nQJ=1 、 K=0。设触发器的初始状态为 0，此时主触发器的 R1=0、 S1=1，在 C=1 时主触发器翻转为 1 状态；当 C 从 1 变 0 时，由于从触发器的 R2=0、 S2=1，也翻转为 1状态。如果触发器的初始状态为 1，则
18、由于 R1=0、 S1=0，在 C=1 时主触发器状态保持1 状态不变；当 C 从 1 变 0 时，由于从触发器的 R2=0、 S2=1，从触发器状态也状态保持 1 状态不变。可见不论触发器原来的状态如何，当 J=1、 K=0 时，输入时钟脉冲 C后，触发器的状态均为 1 状态。即 。1nQJ=1 、 K=1。设触发器的初始状态为 0，此时主触发器的 R1=0、 S1=1 ，在 C=1时主触发器翻转为 1 状态；当 C 从 1 变 0 时，由于从触发器的 R2=0、 S2=1，也翻转为1 状态。如果触发器的初始状态为 1，则由于 R1=1、 S1=0，在 C=1 时将主触发器翻转为 0 状态；
19、当 C 从 1 变 0 时，由于从触发器的 R2=1、 S2=0，从触发器状态也翻转为 0状态。可见不论触发器原来的状态如何，当 J=1、 K=1 时，输入时钟脉冲 C 后，触发器的状态必定与原来的状态相反，即 。由于每来一个时钟脉冲 C 触发器状态nQ1翻转一次，所以这种情况下的 JK 触发器具有计数功能。表 6-3-3 主从 JK 触发器的逻辑功能表J K 1n 功 能 0 0 Q 保 持 0 1 0 置 0 1 0 1 置 1 1 1 n 翻 转 8图 6-3-11 主从 JK 触发器的波形图JK 触发器的特征方程是： （C 下降沿时刻触发）QJKnn16.3.5 触发器逻辑功能的转换在
20、双稳态触发器中，除了 RS 触发器和 JK 触发器外，根据电路结构和工作原理的不同，还有众多具有不同逻辑功能的触发器。根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种逻辑功能的触发器。1、JK 触发器D 触发器D 触发器逻辑功能：在 C 时钟脉冲控制下， D=0 时触发器置 0，D=1 情触发器置1 即 Qn+1=D。功能表如表 6-3-4 所示，图 6-3-12(a) 所示为将 JK 触发器转换成 D 触发器的接线图，图 6-3-12(b) 所示为 D 触发器的逻辑符号。表 6-3-4 D 触发器的逻辑功能表2、JK 触发器T 触发器T 触发器逻辑功能：在 C
21、时钟脉冲控制下，T=0 时触发器的状态保持不变，Qn+1=Qn；T=1 时触发器翻转， 。nQ1功能表如表 6-3-5 所示，图 6-3-13(a) 所示为将 JK 触发器转换成 T 触发器的接线图，图 6-3-13(b) 所示为 T 触发器的逻辑符号。D 1nQ 功 能 0 0 置 0 1 1 置 1 T SD T C RD Q Q J C K Q Q C 图 6-3-13 T触 发 器 的 构 成 及 其 逻 辑 符 号 (a) 电 路 (b)逻 辑 符 号 C J K Q D SD D C RD Q Q J C K Q Q 1 C 图 6-3-12 D触 发 器 的 构 成 及 其 逻
22、辑 符 号 (a) 电 路 (b)逻 辑 符 号 9表 6-3-5 T 触发器的功能表3、D 触发器T触发器T触发器的逻辑功能：每来一个时钟脉冲翻转一次， 即 。将 D 触发器nQ1的 端反馈联接到 D 端，则 ，即可将 D 触发器转换 T触发器如图 6-3-QnnQ114 所示。图 6-3-14 D 触发器构成 T触发器 图 6-3-15 JK 触发器构成 T触发器4、JK 触发器T触发器由 JK 触发器的逻辑功能可知，当 JK 触发器的 J、 K 端同时为 1 时，每来一个时钟脉冲 C，触发器的状态翻转一次，所以将 JK 触发器的 J、K 端都接高电平或悬空时，即成为 T触发器例例 6-3
23、-1 利用基本 RS 触发器，消除机械开关振动引起的干扰脉冲。 （a）电路 (b) 输出电压波形图 6-3-16 机械开关的干扰脉冲(a) 电路 (b) 输出电压波形图 6-3-16 机械开关的干扰脉冲解：机械开关的干扰脉冲如图 6-3-16 所示，利用基本 RS 触发器，B 有 0 置0，A 有 0 置 1，消除了机械开关振动的影响，如图 6-3-17 所示。T 1nQ 功 能 0 nQ 保 持 1 nQ 翻 转 C D C Q Q J C K Q Q C 10（a）电路 （b）电压波形图 6-3-17 例例 6-3-1 解答用解答用图例例 6-3-2 在如图 6-3-18 所示电路中，设触
24、发器 F0、 F1 的初始状态均为 0，试画出在图中所示 C 和 X 的作用下 Q0、Q 1 和 Y 的波形。YJCKX CJCK &1XF0 F1Q QQ QQ0 Q1C图 6-3-18 解：F 0 的 驱 动 方 程 为 ， F1 的 驱 动 方 程 为 ， 故 F0 在 X 为 0 时 置XJ0 01QKJ0， X 为 1 时 置 1， F1 在 Q0 为 0 时 置 0， Q0 为 1 时 置 1。 而 ，故当 Q0 为 1 且 Q0 为Y0 时 。 据此可画出 Q0、Q 1 和 Y 的波形，如图 6-3-19 所示。YCXQ0Q1Y图 6-3-19 例例 6-3-2 解答用图例 6-3-3 设计一个 3 人抢答电路。3 人 A、B、C 各控制一个按键开关 KA、K B、K C和一个发光二极管 DA、D B、D C。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。解：用门电路组成的基本电路如图 6-3-20 所示。开始抢答前，三按键开关KA、 KB、K C 均不按下， A、 B、 C 三信号都为 0，G A、G B、G C 门的输出都为 1，三个发光二极管均不亮。开始抢答后，如 KA 第一个被按下，则 A=1，G A 门的输出变为VOA=0，点亮发光二极管 DA，同时，V OA 的 0 信号封锁了 GB、G C 门，K B、K C 再按下无效。
