1、1概念题参考答案一、数制和码制1. 十进制数 254.75 的二进制编码 11111110.11 ，十六进制编码 FE.C 。2. 将（459） 10编成（010001011001 ） 8421BCD, ( 011110001100 )余 3 码3. 下列数中，哪个数最大 D （A、B、C、D ） 。A、二进制 111 B、八进制 110C、十进制 101 D、十六进制 1004. 下列哪个数是合法的 8 进制数 B （A、B、C、D） 。A、128 B、120 C、912 D、1A25. 已知N 补 =10100101，则其N 原 = 11011011 。6. 余 3码 10001000对应
2、的 2421码为 C 。A01010101 B.10000101 C.10111011 D.111010117. 在计算机中进行加减运算时常采用 D 。A ASCII B 原码 C 反码 D 补码8. 二进制小数-0.0110 的补码表示为 1.1010 。9. 0的原码有 2 形式，反码有 2 形式，补码有 1 形式。10. BCD码中，有权码有 8421、2421、5211 等，无权码有格雷码、余三码，其中格雷码是高可靠性编码。二、门电路11. CMOS“与非”门用的多余输入端的处理方法有： A 。 A、接逻辑“1” B、接逻辑“0” C、悬空12. CMOS 门电路的功耗比 TTL 门电
3、路的功耗 小 (大、小)。13. TTL 门电路的速度比 CMOS 门电路速度 快 （快、慢） 。14. 一片与非门芯片具有三个三输入端与非门，该芯片引脚数至少要 14 。（14、16、18、20） 。15. 三态门除了具有高电平和低电平两种状态外，还有第三种状态叫 高阻状态 。216. 将 2 输入端与非门当作非门使用时，则另一输入端接 1 （0，1） ；将 2输入端或非门当作非门使用时，则另一输入端接 0 （0，1） 。17. 74LS00 是 TTL 电路 （TTL 电路、CMOS 电路） 。74HC00 是 CMOS 电路 （TTL 电路、CMOS 电路） 。18. TTL 门电路主要
4、外部特性参数有标称电平、开门电平、关门电平、 延时 、 功耗 、 扇入系数、噪声容限 等等。19. 74LS00 和 74HC00 芯片， 74LS00 芯片速度更快。20. 芯片 54LS00 与 74LS00 相比，温度范围更 宽 。图 2221. 上图中，Y1= L , Y2= L 。 （H=高电平、L=低电平）22. 下列真值表完成的逻辑函数为 C 。A、F=AB B、F=A-B C、F= AB D、F=A+B23. X01110= 。24. 下列逻辑函数中，与 相等的是 B 。AF )(A1F)(B21)(C13AF)(D04AF三、逻辑函数化简和冒险25. 三变量 A、B、C，最小
5、项 m0=1，m 1= 0 ，m 2= 0 。26. x0101= x 。 （X 是一位二进制数）27. 二位二进制数 X(X1X2)和 Y(Y1Y2)比较大小，表示 XY的逻辑函数328. 由函数 构成的逻辑电路 有 （有，无）险象。消除方法 。29. 逻辑函数 构成的逻辑电路， （有、无） 无 逻辑冒险。FAECD30. 说法“一个没有冒险现象的逻辑表达式是最简逻辑表达式” 错误 。 （正确、错误）31. 说法“用卡诺图简化逻辑函数时，从没有多种入圈方式的最小项 1开始画卡诺圈，这样将不会产生多余圈” 正确 。 （正确、错误）32. 说法“卡诺圈中最小项对应 1的个数应该为 2的整数倍，如
6、 2、4、6个1” 错误 。 （正确、错误）33. 逻辑函数的表达方法有 表达式、电路图、真值表 等。34. 竞争冒险是由于 门电路延时 产生的。35. n 个变量的函数的全体最小项之或恒为 1 。四、组合逻辑电路36. 常用 MSI 组合逻辑电路有编码器、 译码器 、 数据选择器 数值比较器 、 全加器 等。37. 说法“组合逻辑电路的输出只和即时输入有关，与过去的输入和输出无关”正确 。 （正确、错误）38. 与门、或门和非门是 组合逻辑电路 的基本单元。39. 奇偶校验器只能检测 奇次 （奇次、偶次）数据传输错误。40. 采用偶校验方法传送 8bit数据 10110010，添加的校验位为
7、 0 （0 或 1） ，若采用奇校验方法，添加的校验位为 1 。41. 数据选择器的功能是 C （A、B、C、D） 。A、从两路输入信号中选一路输出。B、把一路信号分时从几路输出。C、从多路输入信号中选一路输出。D、根据控制信号，决定是输出输入信号，还是输出处于高阻状态。42. 超前进位加法器与串行进位加法器相比，速度 更快 。443. 若要某共阴极数码管显示数字“3” ，则显示代码 abcdefg 为 1111001 。（00000001111111）44. 若要某共阳极数码管显示数字“3” ，则显示代码 abcdefg 为 0000110 。（00000001111111）45. 74LS
8、138 是 3 线 -8 线 译 码 器 ， 译 码 输 出 为 低 电 平 有 效 ， 若 输 入A2A1A0=101 时 ， 输 出 为 11011111 。46. 8线-3 线优先编码器 74LS148输入低电平有效， 的优先级最高，输出反7I码。当 74LS148编码器输入端 ,其它输入端为 1，输出062I，001 。012F47. 74138 是译码器写出 F 的表达式，F= 。48. 74153 是数据选择器，写出输出表达式 F1= 。五、时序电路549. 触发器 是时序逻辑电路的基本单元。50. 就总体而言，主从触发器在 CP 的一个变化周期中，它的状态最多改变 1 次，克服了
9、 空翻 现象。51. C （A、B 、C 、D）克服了空翻现象。A、基本 JK 触发器 B、时钟 JK 触发器（即电平 JK 触发器）C、主从 JK 触发器 D、时钟 RS 触发器52. 与主从触发器相比，边沿触发器 抗干扰 性能更好。53. 集成 JK触发器芯片某管脚标记为 ， 是 强制复位 端。当电路正常工DR作要根据输入 JK信号的状态来控制输出状态时，必须使 为 高 电平。DR54. 触发器按结构可分为 基本触发器 、 钟控触发器 、主从触发器 、 边沿触发器 等。55. 触发器按功能可分为 RS 触发器、 JK 触发器、 D 触发器、T 触发器等。56. JK 触发器的状态由 Qn=
10、0 转换到 Qn+1=1,J和 K端正确而又完整的控制状态是 A （A、B、C、D）。A、1 X B、0 X C、X 1 D、X 0 (X 表示 1 或 0)57. 要设计一个 14 进制加法计数器，该电路至少需要 4 个触发器。58. 时序电路的逻辑功能可以用 特征方程、驱动方程 、 状态图、状态表 、 时序图 等方式描述。59. 请列举三种常用集成时序逻辑部件 计数器 、 寄存器 、节拍发生器 。60. 两片十进制计数器级联后，最多可构成 100 进制计数器。61. 状态编码时，状态表中出现次数最多的次态应分配逻辑 0 （0、1） 。62. 异步时序电路中，触发器状态的变化 不是 （是、不
11、是）同时发生的。63. 异步时序电路分为脉冲异步时序电路和电位异步时序电路。64. 设计某同步时序电路，状态简化后有 9 个状态，状态编码需要 4 位二进制数，电路实现时需要 4 个触发器。65. 某个寄存器中由 4 个 D 触发器构成，它最多可以存放 4 位二进制数。66. 某密码箱输入 1011001序列后，密码锁开，设计密码锁开关控制电路，原6始状态图有 7 个状态。67. 用 2 片 74161（模 16 的二进制同步加法计数器）最多能构成模256 的计数器。68. 下面哪种说法正确 B （A、B、C） 。A、同样的输入，对于 RS 边沿触发器与 RS 主从触发器，输出状态相同。B、同
12、样的输入，对于 RS 边沿触发器与 RS 主从触发器，输出状态未必相同。C、同样的输入，对于 RS 时钟触发器与 RS 主从触发器，输出状态相同。69. 图示电路是（同步时序电路，异步时序电路） 异步时序电路 。70. 如下电路是模 11 的同步加法计数器。71. 某同步时序电路，状态转移图如图所示，其功能是 具有自启动功能的模 5 二进制加法同步计数器 。7IN/OUT72. 某同步时序电路，状态转移图如图所示，其功能是 111 序列检测器 。73. 设计同步时序电路时，必须简化状态，如果不化简，将得不到正确的电路图。这种说法 错误 （正确、错误） 。74. 某自动饮料售卖机连续投入两个一元
13、硬币时，给出一瓶饮料，给饮料控制信号应该用 时序逻辑电路（组合逻辑电路、时序逻辑电路）产生。75. 某密码箱当连续按两次“1”键，再按一次“2”键时，密码箱打开，密码箱开锁控制信号应该用 时序逻辑电路 （组合逻辑电路、时序逻辑电路）产生。76. 下列电路中，实现逻辑功能 的是 BD 。nQ1)(A )(B(D)(C77. 同步时序逻辑电路设计步骤是： A （A、B、C、D ） 。A、 依题意画出状态转换图，列状态表，简化状态表，状态编码，画激励和输出卡诺图，得到激励函数和输出函数表达式，依据激励函数和输出函数表达式画电路图。B、 依题意画出状态转换图，列状态表，状态编码，简化状态表，画激励和输
14、出卡诺图，得到激励函数和输出函数表达式，依据激励函数和输出函数表1CDP 1CJKPQ1NPQ0 1DPQ8达式画电路图。C、依题意画出状态转换图，进行状态编码，画电路图，得到激励函数和输出函数表达式。D、 依题意画出状态转换图，简化状态图，得到激励函数和输出函数表达式，进行状态编码，画电路图。78. 某移位寄存器的时钟脉冲频率为 100KHZ，欲将存放在该寄存器中的数左移8 位，完成该操作需要 B 时间。A.10S B.80S C.100S D.800ms79. 移位寄存器 74LS194 功能如图所示，在第 1 个 CP 周期后， 0123Q；第 2 个 CP 周期后， 。0123Q第 3
15、 个 CP 周期后， 。第 4 个 CP 周期后，。012Q80. 如下电路是模 10 的同步加法计数器。981. 状态编码方案不是唯一的，独立的状态编码方案不是（是，不是）唯一的。六、存储器和可编程器件82. 存储器 CY7C128A-15 的容量 211 字节，数据宽度为 8 位。属于 RAM 。 （RAM 、ROM） 。83. 根据写入的方式不同，只读存储器 ROM 分为 MROM ， PROM ，EPROM ， E2PROM（EEPROM） 。84. 动态 MOS存储单元（DRAM）是利用 电容 存储信息的,为不丢失信息,必须定期刷新，所以 DRAM 工作时必须辅以 刷新 电路。85.
16、 EEPROM 是 电可擦 ROM。86. 用 ROM实现的逻辑函数如上图右所示，写出逻辑函数（不要化简） 。 。87. 某存储器有 10 条地址线和 8 条数据线，该储存器的容量是 210字节 。88. 存储器的地址译码器和存储矩阵分别由与阵列和或阵列组成。89. 写出逻辑函数 F3，F0 的表达式F0=F3= 90. 用 16 片 8K*1位存储器可以构成 16K*8位的存储器。91. 4片 16K*8bit存储芯片组成 64K 字节的存储器，新存储器地址空间为（最低地址）0000,0000,0000,0000 1111,1111,1111,1111（最高地址） 。 1092. 可编程逻辑
17、器件有 PLA、PAL、GAL、FPGA 等种类。93. ROM 可以 （可以，不可以）实现逻辑函数。94. GAL 与阵列 可编程 ，或阵列 固定 ，输出 可组态 。95. 所有的可编程器件 与 阵列均可编程。96. RAM 又分为： DRAM 和 SRAM 等种类。97. 存储器必须有控制线、地址线和 数据 线。七、其他98. 逻辑功能可由用户根据自己的需要来设计并通过编程实现的器件是 PLD 。 （组合逻辑器件、时序逻辑器件、A/D、D/A、PLD ）99. 74LS00 芯片应用时，电源引脚应接 A （ A、B、C、D） 。A、5V B、10V C、12V D、220V100.做数字电
18、路实验时， C （A、B、C、D） 。A、 开电源时：先开实验箱的电源，再开芯片工作电源（如+5V） ；关电源时：先关实验箱的电源，再关芯片工作电源（如+5V） 。B、 开电源时：先开芯片工作电源（如+5V） ，再开实验箱的电源；关电源时：先关实验箱的电源，再关芯片工作电源（如+5V ） 。C、 开电源时：先开实验箱的电源，再开芯片工作电源（如+5V） ；关电源时：先关芯片工作电源（如+5V） ，再关实验箱的电源。D、 开电源时：先开芯片工作电源（如+5V） ，再开实验箱的电源；关电源时：先关芯片工作电源（如+5V） ，再关实验箱的电源。101.判断门电路芯片引脚号， D （A、B、C、D ） 。A、 缺口朝左，脚朝下，右下脚第 1 脚的引脚就是 1 脚。B、 缺口朝右，脚朝下，左下脚第 1 脚的引脚就是 1 脚。C、 缺口朝左，脚朝下，左上脚第 1 脚的引脚就是 1 脚。
